

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of)

SHIMANUKI et al.)

Application Number: 10/091,302)

Filed: March 6, 2002)

For: A MANUFACTURING METHOD OF A)
SEMICONDUCTOR DEVICE)

Honorable Assistant Commissioner
for Patents
Washington, D.C. 20231


**REQUEST FOR PRIORITY
UNDER 35 U.S.C. § 119
AND THE INTERNATIONAL CONVENTION**

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority dates of May 11, 2001 and January 11, 2002, the respective filing dates of the corresponding Japanese patent applications 2001-142164 and 2002-004435.

The certified copies of corresponding Japanese patent applications 2001-142164 and 2002-004435 are being submitted herewith. Acknowledgment of receipt of the certified copies is respectfully requested in due course.

Respectfully submitted,



Stanley P. Fisher
Registration Number 24,344

JUAN CARLOS A. MARQUEZ
Registration No. 34,072

REED SMITH LLP
3110 Fairview Park Drive
Suite 1400
Falls Church, Virginia 22042
(703) 641-4200
April 18, 2002

RECEIVED
APR 22 2002
TECHNOLOGY CENTER 2800





APR 19 2002

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of

SHIMANUKI et al.

Application Number: 10/091,302

Filed: March 6, 2002

For: A MANUFACTURING METHOD OF A
SEMICONDUCTOR DEVICE

RECEIVED
APR 22 2002
TECHNOLOGY CENTER 2800

Honorable Assistant Commissioner
for Patents
Washington, D.C. 20231

LETTER

Sir:

The below-identified communications are submitted in the above-captioned application or proceeding:

- | | | |
|-------------------------------------|--|---|
| <input checked="" type="checkbox"/> | Priority Documents (2) | |
| <input checked="" type="checkbox"/> | Request for Priority | <input type="checkbox"/> Assignment Document |
| <input type="checkbox"/> | Response to Missing Parts w/ signed Declaration | <input type="checkbox"/> Petition under 37 C.F.R. § 1.47(a) |
| | | <input type="checkbox"/> Check for \$ |

- ☒ The Commissioner is hereby authorized to charge payment of any fees associated with this communication, including fees under 37 C.F.R. § 1.16 and 1.17 or credit any overpayment to Deposit Account Number 08-1480. A duplicate copy of this sheet is attached.

Respectfully submitted,

Stanley P. Fisher
Registration Number 24,344

REED SMITH LLP
3110 Fairview Park Drive
Suite 1400
Falls Church, Virginia 22042
(703) 641-4200

JUAN CARLOS A. MARQUEZ
Registration No. 34,072

April 18, 2002



日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2001年 5月11日

出 願 番 号
Application Number:

特願2001-142164

[ST.10/C]:

[JP2001-142164]

出 願 人
Applicant(s):

株式会社日立製作所
日立米沢電子株式会社

RECEIVED
APR 22 2002
TECHNOLOGY CENTER 2800

2002年 3月19日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造

出証番号 出証特2002-3018670

【書類名】 特許願

【整理番号】 H01002661

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/28

【発明者】

 【住所又は居所】 山形県米沢市大字花沢字八木橋東 3 の 3 2 7 4 日立米
 沢電子株式会社内

 【氏名】 鈴木 雅之

【発明者】

 【住所又は居所】 山形県米沢市大字花沢字八木橋東 3 の 3 2 7 4 日立米
 沢電子株式会社内

 【氏名】 嶋貫 好彦

【特許出願人】

 【識別番号】 000005108

 【氏名又は名称】 株式会社日立製作所

【特許出願人】

 【識別番号】 000233583

 【氏名又は名称】 日立米沢電子株式会社

【代理人】

 【識別番号】 100083552

 【弁理士】

 【氏名又は名称】 秋田 収喜

 【電話番号】 03-3893-6221

【手数料の表示】

 【予納台帳番号】 014579

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

特 2 0 0 1 - 1 4 2 1 6 4

【物件名】 要約書 1
【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項 1】

導電性の平坦な基板を用意する工程と、

前記基板の主面の複数の所定箇所にそれぞれ半導体素子を固定する工程と、

前記各半導体素子の表面の各電極と前記各半導体素子の周囲の前記基板の所定の区画部分をそれぞれ導電性のワイヤで電氣的に接続する工程と、

前記基板の主面上に絶縁性の樹脂層を形成して前記各半導体素子及び前記各ワイヤを被う工程と、

前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電氣的に独立した区画部分を複数形成する工程と、

前記樹脂層を選択的に除去して、前記各半導体素子と前記各半導体素子の周囲に位置する複数の区画部分を含む領域ごとに個片化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 2】

前記基板の選択的除去として前記基板を分断する溝を基板に格子縞状に設けて前記区画部分を形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 3】

前記半導体素子が固定された基板領域の裏面にも前記溝が設けられていることを特徴とする請求項 2 に記載の半導体装置の製造方法。

【請求項 4】

前記半導体素子を絶縁性の接着剤で前記基板に固定することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 5】

前記基板を選択的に除去する工程において、前記各半導体素子が固定された領域の基板は除去しないことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 6】

複数の前記半導体素子と複数の外部電極端子とを含む領域ごとに前記樹脂層を分断して前記個片化を行うことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 7】

前記基板の選択的除去をエッチングによる溶解で形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 8】

前記基板の選択的除去をダイシングによる切断で形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 9】

前記基板の選択的除去をレーザービーム照射による溶断で形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 0】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面に 1 枚のテープを張りつけ、その後に前記区画部分の形成及び前記個片化を行い、その後前記テープを剥離することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 1】

前記個片化をダイシングによる切断で行うことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 2】

前記個片化をレーザービーム照射による溶断で行うことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 3】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 4】

前記基板の主面において、前記半導体素子を固定する領域から外れた前記外部電極端子となる領域と、前記半導体素子が固定される所定の区画部分を導電性の

ワイヤで電氣的に接続した後、前記ワイヤの一部を挟むようにして絶縁性接着剤で前記半導体素子を基板に固定して前記半導体素子の下にも前記外部電極端子を形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 5】

前記ワイヤが接続される半導体素子の下の区画部分と、半導体素子の下の他の区画部分を導電性のワイヤで接続することを特徴とする請求項 1 4 に記載の半導体装置の製造方法。

【請求項 1 6】

前記基板の選択的除去は前記樹脂層の表面に到達させることを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 7】

前記基板の選択的除去は前記半導体素子を前記基板に固定する接着剤を貫通しないように形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 8】

前記基板の主面が前記樹脂層に強固に接着されるように前記基板の主面に接着強度促進加工を施すことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 1 9】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 2 0】

前記基板を縦横に分断する交差箇所に貫通孔を設けておくことを特徴とする請求項 2 に記載の半導体装置の製造方法。

【請求項 2 1】

平坦な導電性の基板の一面に複数の溝を設けて相互に独立した区画部分を複数形成して複数の区画部分によって単位基板部分を複数形成する工程と、

前記基板の前記溝が存在する面または前記溝が存在しない面の各単位基板部分の所定箇所にそれぞれ半導体素子を固定する工程と、

前記半導体素子の表面の各電極と、前記半導体素子が固定された単位基板部分の所定の前記区画部分または前記区画部分の裏面領域を導電性のワイヤで電氣的

に接続する工程と、

前記半導体素子及び前記ワイヤを接続した基板面の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、

前記溝底の基板部分を除去して前記各区画部分を電氣的に独立させ、少なくとも一部の区画部分は前記ワイヤが接続された領域とする外部電極端子を形成する工程と、

前記樹脂層を選択的に除去して、前記単位基板部分ごとに個片化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 2 2】

前記溝を前記基板面に格子縞状に設けて前記区画部分を形成することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 3】

前記半導体素子が固定された基板領域または前記半導体素子が固定された基板領域の裏面領域にも前記溝が設けられていることを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 4】

前記半導体素子を絶縁性の接着剤で前記基板に固定することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 5】

前記溝のパターンを選択形成して前記半導体素子を単一の前記区画部分に固定することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 6】

前記溝が存在しない面に半導体素子を固定する半導体装置の製造方法において、前記半導体素子の周縁部分を支持する前記区画部分の基板の厚さに比較して前記半導体素子の中央側を支持する前記区画部分の基板の厚さを薄くなるように前記基板の裏面側を所定の厚さエッチング除去することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 7】

前記半導体素子の周縁部分を一部の前記区画部分で支持し、前記半導体素子の

中央側は前記区画部分が存在しないように前記各单位基板部分に貫通穴を形成することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 8】

前記溝底の除去は前記溝を選択して複数の前記各区画部分ごとに電氣的に独立させることを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 2 9】

複数の前記半導体素子と複数の外部電極端子とを含む領域ごとに前記樹脂層を分断して前記個片化を行うことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 0】

前記区画部分の電氣的独立化のための前記溝底の除去をエッチング、ダイシング及びレーザビーム照射のうちのいずれかの方法で行うことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 1】

前記溝が存在する面に半導体素子を固定する半導体装置の製造方法において、前記区画部分の電氣的独立化のための前記溝底の除去を前記溝が存在しない面を一定の厚さ研磨することによって行うことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 2】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面全域に 1 枚のテープを張りつけ、その後に前記区画部分の形成及び個片化を行い、その後前記テープを剥離することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 3】

前記個片化をダイシング、レーザビーム照射の方法で行うことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 4】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 5】

前記基板の半導体素子の固定面側において、前記半導体素子を固定する領域から外れた前記外部電極端子となる領域と、この外部電極端子に隣接しかつ前記半導体素子が固定される前記区画部分を導電性のワイヤまたは基板部分で結ぶようにして、前記半導体素子の下にも外部電極端子を形成することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 6】

前記溝底の除去時前記半導体素子の表面を除去しないように除去することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 7】

前記基板の主面が前記樹脂層に強固に接着されるように前記基板の主面に接着強度促進加工を施すことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 8】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 3 9】

前記基板を縦横に分断する交差箇所に貫通孔を設けておくことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 4 0】

前記半導体素子の一辺が前記溝に交差するように半導体素子を前記基板に固定することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 4 1】

前記溝が存在しない面に前記半導体素子を固定する半導体装置の製造方法において、前記溝底の除去を溝幅よりも幅が広いダイシングブレードまたは溝幅よりも幅が狭いダイシングブレードで切断除去することを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 4 2】

前記溝が存在する面に前記半導体素子を固定する半導体装置の製造方法において、前記半導体素子が固定される領域の前記溝を充填物で埋め、その後前記半導

体素子を前記接着剤を用いて前記基板に固定し、前記半導体素子と前記基板との間に空隙を発生させないことを特徴とする請求項 2 1 に記載の半導体装置の製造方法。

【請求項 4 3】

前記用意された平板な基板には、表裏面にそれぞれ対面して複数の溝が設けられていることを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 4 4】

前記基板を選択的に除去する工程において、前記基板の裏面側から前記対面する溝の底を除去して前記各区画部分を電氣的に独立させることを特徴とする請求項 4 3 に記載の半導体装置の製造方法。

【請求項 4 5】

複数の単位基板部分を有しており、かつ前記複数の単位基板部分のそれぞれが、矩形状のタブと、前記タブを介して繋がっており、かつそれぞれが複数のワイヤ接続領域を有する複数のリードによって構成されている導電性の基板を準備する工程と、

前記基板の主面側の各タブ上に半導体素子を接着剤を介してそれぞれ固定する工程と、

前記各半導体素子の表面の各電極と、前記リードの所定の前記ワイヤ接続領域をそれぞれ導電性のワイヤで電氣的に接続する工程と、

前記基板の主面上に絶縁性の樹脂層を形成して前記各半導体素子及び前記各ワイヤを被う工程と、

前記リードをリード幅全長に亘って選択的に除去して前記タブ、隣接する単位基板部分のリード及び隣接するワイヤ接続領域と電氣的に独立させて外部電極端子を形成する工程と、

前記樹脂層を選択的に除去して、前記単位基板部分を含む単位基板領域ごとに個片化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 4 6】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面全域に 1 枚のテープを張りつけ、その後に前記リードの選択的除去及び前記個片化を行い、その後前

記テープを剥離することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 4 7】

前記単位基板領域を前記基板に縦横に整列配置形成することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 4 8】

前記半導体素子を前記タブと前記タブから延在するリードの一部に亘って接続することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 4 9】

前記リードの途中を一段高く曲げて前記タブをリード面よりも一段高くし、高い前記タブ面に前記半導体素子を固定し、前記樹脂層形成時には前記タブの下面にも樹脂層を形成することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 0】

前記リードの選択的除去をエッチング、ダイシング及びレーザビーム照射のうちのいずれかの方法で行うことを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 1】

前記個片化をダイシングによる切断で行うことを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 2】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 3】

前記基板の前記半導体素子が固定されないタブ面を真空吸引してモールド型の載置面に密着させてトランスファモールドを行うことを特徴とする請求項 5 2 に記載の半導体装置の製造方法。

【請求項 5 4】

前記リードの選択的除去は前記樹脂層の表層に到達させることを特徴とする請

求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 5】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 6】

前記半導体素子が固定されないタブ面を所定厚さエッチングして前記リードよりも薄く形成し、前記樹脂層形成時には前記半導体素子が固定されないタブ面側にも樹脂層を形成させることを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 7】

前記導電性の基板をパターニングする際、各単位基板領域の前記タブの隅方向延長上の領域に前記基板枠や前記リードに直接または補助片を介して両端が連結されかつその長さ方向に複数のワイヤ接続領域を有するコーナリードを複数形成し、

前記コーナリードのワイヤ接続領域にも前記半導体素子の電極に接続されるワイヤを接続し、

リードの選択的除去時、前記コーナリードの各ワイヤ接続領域間の分断、前記補助片の除去を行うことを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 8】

前記リードの選択的除去部分は前記基板の縦横に沿う各直線上に位置するように形成しダイシングによって除去することを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 5 9】

前記リードの選択的除去部分及び前記補助片は前記基板の縦横に沿う各直線上に位置するように形成しダイシングによって除去することを特徴とする請求項 5 7 に記載の半導体装置の製造方法。

【請求項 6 0】

前記リードの選択的除去時前記半導体素子の表面を除去しないように除去する

ことを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【請求項 6 1】

前記樹脂層に接着されて残留するリード部分と前記樹脂層との接着が強固になるように前記残留するリードの接着面に接着強度促進加工を施すことを特徴とする請求項 4 5 に記載の半導体装置の製造方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は金属基板を用いた樹脂封止型の L S I （大規模集積回路）等の半導体装置の製造方法に係わり、特に、S O N （Small Outline Non-Leaded Package）、Q F N （Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装面側に外部電極端子を露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。

【0 0 0 2】

【従来の技術】

樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子（半導体チップ）を固定するためのタブ、ダイパッド等と称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記タブはリードフレームの枠部から延在するタブ吊りリードによって支持されている。

【0 0 0 3】

このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブ上に半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して空隙を埋めて封止体（樹脂封止体：パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。

【 0 0 0 4 】

一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面（主面）側に片面モールドを行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させる半導体装置構造（ノンリード型半導体装置）が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるSONや、四角形状のパッケージの一面の4辺側にリードを露出させるQFNが知られている。

【 0 0 0 5 】

特開2000-286376号公報には、四角形のアイランドの4隅をそれぞれ吊りリードで吊り、隣接する吊りリードを繋ぎ前記アイランドを一重に囲むように配置される連結体と、前記一重の連結体の内側からアイランドに向かう第1の接続片を等間隔に突出させるとともに、連結体から外に向かって第2の接続片を突出させるフレームを使用するノンリード型の半導体装置の製造方法が開示されている。前記第1の接続片と第2の接続片は千鳥足跡状の配置になっている。

【 0 0 0 6 】

このフレームを用いる半導体装置の製造においては、アイランド上に半導体チップを固定し、半導体チップの表面のボンディングパッドと第1の接続片及び第2の接続片を金属細線を介して固定し、半導体チップや金属細線を樹脂封止体で被い、連結体に沿い連結体を除去するようにダイシングで切断して第1の接続片と第2の接続片を分離し、必要に応じて前記溝を樹脂で埋め、その後フレームと樹脂封止体を切断（フルカット）してノンリード型の半導体装置を製造する。また、アイランドはチップよりも大きくあるいは小さく形成される。

【 0 0 0 7 】

一方、特開2000-216280号公報には、フレーム本体の一面側に突出形成されたランド構成体を格子状に配置したターミナルランドフレームを用いてノンリード型の半導体装置を製造する技術が開示されている。ランド構成体はフレーム本体を打ち抜き加工によって突出させることによって形成され、打ち抜き方向に対してさらに剪断力を加えることによって打ち抜きの段差部分が破断して、フレーム本体からランド構成体が分離できるようになっている。

【 0 0 0 8 】

ランド構成体の突出面の表面には溝部が形成され、ランド構成体の窪み面の中央には表面が平坦となる突出部が形成されている。この突出部の平坦面は半導体装置の外部電極端子の実装面を形成することになる。また、前記溝部には封止用の樹脂が食い込み、外部電極端子を構成するランド構成体と樹脂との密着性を向上させるようになっている。

【 0 0 0 9 】

このようなターミナルランドフレームを用いる半導体装置の製造においては、1乃至複数のランド構成体の突出面上に導電性接着剤または絶縁性ペーストで半導体素子を接合し、半導体素子の電極と半導体素子の周囲に位置するランド構成体を金属細線で電氣的に接続し、ターミナルランドフレームの主面側を樹脂で封止（片面モールド）して半導体素子及び金属細線等を樹脂層で被い、所定箇所の樹脂層部分を切断して個別化し、ターミナルランドフレームを固定した状態でターミナルランドフレームの裏面からランド構成体を押圧してランド構成体の段差部分で破断させてノンリード型の半導体装置を製造する。

【 0 0 1 0 】

【発明が解決しようとする課題】

半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるSONやQFN等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるSOP (Small Outline Package)やQFP等の半導体装置に比較して、実装面積が小さい。

【 0 0 1 1 】

QFNのようなノンリード型半導体装置は、実装面側の外部電極端子の配列は一行構造である。このため、外部電極端子の数（ピン数とも呼称）が多くなると、リードがパッケージの周囲に沿って一行に並ぶ構造では、半導体素子（半導体チップ）のサイズに比較してパッケージのサイズが大きくなる。そこで、パッケージサイズの小型化を目的として、前記文献で示すような半導体装置製造技術が開発されている。

【 0 0 1 2 】

前者の公知例（特開2000-286376号）では、半導体チップが固定されるアイランド（チップ固定部）を支持する吊りリードを有するとともに、隣接する吊りリードを連結する連結体の内側と外側に交互に外部電極端子となる接続片（第1の接続片、第2の接続片）を有する構造となっている。そして、連結体の幅よりも幅が広いダイシングブレードを連結体の延在方向に沿って移動させながら連結体を切断する。

【 0 0 1 3 】

しかし、連結体から外れるフレームの4隅は接続片が配置されない空いた領域となり、フレームの有効利用が図られていない。このフレームの有効利用と言う観点からすれば、吊りリードが設けられる領域には外部電極端子が形成できない難点がある。

【 0 0 1 4 】

一方、アイランドに向かって延在する第1の接続片は片持梁構造となっている。このため、上下型からなるモールド金型にフレームを型締めして行うモールド時、片持梁構造の第1の接続片の先端が下型のパーティング面に密着しない場合もある。この密着不良部分には、モールド時に樹脂が入り込み、外部電極端子の実装面となる面に樹脂が付着（樹脂バリ）する。この樹脂バリはそのままでは実装不良を起こすため、半導体装置の製造工程として樹脂バリ除去工程が新たに必要となり、製造コストの低減が妨げられる。なお、アイランドを連結体で二重に囲む構造では、連結体から突出する全ての接続片は片持梁構造となり、樹脂バリの問題はさらに大きくなる。

【 0 0 1 5 】

他方、第1の接続片と第2の接続片は千鳥足跡状に配置されていることから、3列目以上の場合、切断箇所と同一軸の部分に発生するため、その部分（主に4コーナ一部）は外部端子として使用する事が困難となる問題がある。

【 0 0 1 6 】

後者の公知例（特開2000-216280号）では、フレーム本体を打ち抜き加工によって部分的に突出させて形成したランド構成体を半導体装置の外部電極端子等に

するものである。この外部電極端子は、所定箇所の封止樹脂部分を切断して個別化した半導体装置の最終製造段階において、ターミナルランドフレームを固定した状態でターミナルランドフレームの裏面からランド構成体をランド構成体を形成する際の打ち抜き方向に再度押圧してランド構成体の段差部分で破断させてノンリード型の半導体装置を製造する。

【 0 0 1 7 】

しかし、外部電極端子となるランド構成体は打ち抜きによって形成するため、そのサイズ形状は高精度にはでき難くばらつきやすい。また、ランド構成体を押圧して剪断によって外部電極端子を形成する場合も、剪断によって外部電極端子の外形が決められるため、破断位置も高精度にはでき難くなる。この結果、外部電極端子の外形形状、寸法、位置がばらつきやすくなる。従って、実装の信頼性が低くなる。

【 0 0 1 8 】

また、外部電極端子は押圧による破断（剪断）によって形成されるため、縁に突起（バリ）が発生しやすくなる。この突起（バリ）は、半導体装置の半田実装において確実な実装が行えなくなるばかりでなく、突起に起因して隣接する外部電極端子同士間が電氣的に接触したりし好ましくない。

【 0 0 1 9 】

本発明の目的は、小型のノンリード型の樹脂封止型の半導体装置を製造できる半導体装置の製造方法を提供することにある。

【 0 0 2 0 】

本発明の他の目的は、外部電極端子数を多くすることができるノンリード型の半導体装置の製造方法を提供することにある。

【 0 0 2 1 】

本発明の他の目的は、半導体装置の辺に沿って2列以上外部電極端子を配置することができるノンリード型の半導体装置の製造方法を提供することにある。

【 0 0 2 2 】

本発明の他の目的は、外部電極端子の形状や寸法精度を高精度に形成することができるノンリード型の半導体装置の製造方法を提供することにある。

【 0 0 2 3 】

本発明の他の目的は、実装の信頼性が高いノンリード型の半導体装置の製造方法を提供することにある。

【 0 0 2 4 】

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

【 0 0 2 5 】

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

【 0 0 2 6 】

(1) 銅板や銅合金板のような導電性の平坦な基板（金属板）を用意する工程と、前記基板の主面の所定箇所にそれぞれ半導体素子を絶縁性の接着剤で固定する工程と、前記半導体素子の表面の各電極と前記半導体素子から外れた前記基板の所定の区画部分を導電性のワイヤで電氣的に接続する工程と、前記基板の主面の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電氣的に独立した区画部分（区画領域）を複数形成する工程と、前記樹脂層を選択的に除去して、前記半導体素子と前記半導体素子の周囲に位置する複数の区画部分を含む領域ごとに個片化する工程によってノンリード型の樹脂封止型半導体装置を製造する。

【 0 0 2 7 】

例えば、基板を碁盤の目のように区画部分（区画領域）を想定し、複数の区画部分による矩形領域を単位基板部分（単位基板領域）とする。この単位基板部分は基板に縦横に配置するものとする。そして、例えば、各単位基板部分の中央に半導体素子を固定するとともに、この半導体素子の電極と半導体素子から外れた所定の区画部分をワイヤで接続する。ワイヤが接続される区画部分は半導体素子の外側に2列以上あるようにしておく。つぎに、半導体素子やワイヤを被う樹脂層をトランスファモールドによる片面モールドによって均一の厚さに形成する。

つぎに、樹脂層の表面全域に支持部材としてのテープを貼り付ける。つぎに、基板を縦横に切断させて各区画部分を電氣的に分離させる。分離した区画部分の多くはノンリード型半導体装置の実装用の外部電極端子となる。つぎに、単位基板領域を相互に独立させるべく樹脂層を縦横に切断する。つぎに、テープを剥離することによって複数のノンリード型半導体装置を製造する。前記基板及び樹脂層の選択的除去（分離）は、例えばダイシングブレードによる格子縞状の切断によって行う。

【 0 0 2 8 】

また、半導体素子の固定前、半導体素子に塞がれる半導体素子の下に位置する区画部分と半導体素子の外側に位置しかつワイヤが接続される区画部分を導電性のワイヤで接続しておく。そして、半導体素子の固定時、半導体素子を基板に接着する接着剤中に前記ワイヤを押し潰すようにして半導体素子を固定する。

【 0 0 2 9 】

（２）上記（１）の構成において、平坦な導電性の基板の一面にエッチングによって縦横に複数の溝を設けて碁盤の目状に溝に囲まれた区画部分（区画領域）を形成するとともに、複数の区画部分を含む矩形領域をノンリード型半導体装置を形成するための単位基板部分（単位基板領域）とする。この単位基板部分は基板に縦横に整列形成（マトリックス状配置）されることになる。

【 0 0 3 0 】

このような基板を使用するノンリード型の半導体装置の製造方法は以下のようになる。溝が存在する面または溝が存在しない面の各単位基板部分に半導体素子を固定する。例えば、単位基板部分の中央に半導体素子を固定する。半導体素子の外側には複数列（２列以上）の区画部分が位置するように基板は形成されている。つぎに、半導体素子の電極と半導体素子の外側に位置する所定の区画部分または所定の区画部分の裏面とをワイヤで接続する。つぎに、半導体素子及びワイヤを被うようにトランスファモールドによる片面モールドで均一な厚さの樹脂層を形成する。つぎに、樹脂層の表面全域にテープを貼り付ける。その後、ダイシングブレードを溝の延在方向に沿って相対的に移動させながら溝底を切断し、基板の分離、即ち区画領域の分離を行う。つぎに、単位基板部分を相互に独立させ

るべく樹脂層を縦横に切断する。独立した単位基板部分はテープに支持されている。つぎに、テープを剥離することによって複数のノンリード型半導体装置を製造する。

【 0 0 3 1 】

半導体素子の周縁部分を支持する区画部分の厚さに比較して半導体素子の中央寄りの領域の区画部分を薄くしたり、あるいは無くし、半導体装置において半導体素子の下方部分の実装面と実装基板との間に所定の隙間を発生させる（スタンダードオフ構造）。

【 0 0 3 2 】

また、溝が存在する面に半導体素子を固定する場合、区画部分の溝底の除去による分離を、基板を一定厚さ研磨やエッチングで除去するようにしてもよい。また、溝が存在する面に半導体素子を固定する場合、半導体素子が固定される領域の溝を充填物で埋め、その後前記半導体素子を前記接着剤を用いて前記基板に固定し、前記半導体素子と前記基板との間に空隙を発生させなくする。また、前記基板を縦横に分断する交差箇所に貫通孔を設けておく。

【 0 0 3 3 】

（３）上記（２）の構成において、平坦な導電性の基板の表裏面にエッチングによって相互に重なるように対面する縦横に延在する複数の溝を設けて碁盤の目状に溝に囲まれた区画部分を形成するとともに、複数の区画部分を含む矩形領域をノンリード型半導体装置を形成するための単位基板部分（単位基板領域）とする。この単位基板部分は基板に縦横に整列形成されることになる。このような基板を使用するノンリード型の半導体装置の製造方法は、上記（２）の場合と異なり、常に溝が存在する面に半導体素子を固定することになる。

【 0 0 3 4 】

（４）上記（２）及び（３）の構成において基板における単位基板部分のパターンが異なる。単位基板部分は半導体素子を固定するタブと、このタブの各辺から平行に突出する複数のリードによって構成され、リードは隣接する他の単位基板部分のリードに連なるかあるいは基板枠に連なるようになる。単位基板部分は基板に縦横に整列配置形成（マトリックス状配置）されている。半導体装置の製

造において、タブは半導体素子よりも大きい形態あるいは小さい形態（小タブ）が取られる。

【 0 0 3 5 】

単位基板部分がタブとリードで構成される構成では、以下の工程によってノンリード型の半導体装置を製造する。

【 0 0 3 6 】

即ち、導電性の基板をパターニングして、半導体素子を固定する矩形のタブと、このタブの所定の辺から相互に平行に延在し隣接する前記タブから延在するリードまたは基板枠に繋がりがつリードの途中にワイヤ接続領域を二箇所以上有する複数のリードとからなる単位基板部分を複数形成する工程と、

前記基板の主面側の各タブ上に半導体素子を接着剤を介してそれぞれ固定する工程と、

前記半導体素子の表面の各電極と、前記リードの所定の前記ワイヤ接続領域を導電性のワイヤで電氣的に接続する工程と、

前記基板の主面側の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、

前記前記樹脂層の表面全域に 1 枚のテープを張り付ける工程と、

前記リードをリード幅全長に亘って選択的に除去して前記タブ、前記基板枠、前記隣接する単位基板領域のリード及び隣接するワイヤ接続領域と電氣的に独立させて外部電極端子を形成する工程と、

前記樹脂層を選択的に除去して、前記単位基板部分を含む単位基板領域ごとに個片化するとともに、テープを剥離する工程とによってノンリード型の半導体装置を製造する。

【 0 0 3 7 】

前記リードの選択的除去部分は前記基板の縦横に沿う各直線上に位置するように形成しダイシングによって除去する。リードの選択的除去時、前記半導体素子の表面を除去しないように除去する。前記リードの選択的除去はリードの長さ方向に沿って複数箇所行われ、外部電極端子が半導体装置の縁に沿って 2 列以上になるように形成する。前記樹脂層はトランスファモールドによる片面モールドに

よって形成するが、基板がモールド型の載置面に密着するようにタブ面を真空吸引してモールド型の載置面に密着させながらトランスファモールドを行う。

【 0 0 3 8 】

前記（１）の手段によれば、（a）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

【 0 0 3 9 】

（b）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、半導体装置の小型化が達成できる。

【 0 0 4 0 】

（c）外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

【 0 0 4 1 】

（d）外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の周縁には切断による長い突起（加工バリ）は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド（配線）との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

【 0 0 4 2 】

（e）半導体素子に塞がれる領域の区画部分と、半導体素子の外側のワイヤが接続される区画部分をワイヤで接続した構造では、半導体素子の下の領域にも外部電極端子を配置できることになり、実装基板における配線パターン形成の余裕度が向上するばかりでなく、配線パターンの変更により実装基板の小型化も達成することができる。

【 0 0 4 3 】

（f）１枚の金属板の切断で容易に区画部分（外部電極端子）を形成できるため、半導体装置の製造コストの低減が達成できる。

【 0 0 4 4 】

上記（２）の手段によれば、（a）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

【 0 0 4 5 】

（b）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、半導体装置の小型化が達成できる。

【 0 0 4 6 】

（c）外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

【 0 0 4 7 】

（d）外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の周縁には切断による長い突起（加工バリ）は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド（配線）との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

【 0 0 4 8 】

（e）１枚の金属板を縦横にダイシングブレードでダイシングするだけで複数の半導体装置の外部電極端子を形成できるため、半導体装置の製造コストの低減が達成できる。

【 0 0 4 9 】

（f）基板に溝を設け、樹脂層形成後に溝底を除去することによって電氣的に分離した区画領域を形成することができるので、区画部分の分離時間がより短時間になり半導体装置の製造時間の短縮が図れる。また、切断時間の短縮により、ダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

【 0 0 5 0 】

(g) 溝はエッチングによって形成できることから、溝の縁に加工バリが発生しない。従って、溝が存在しない面に半導体素子を固定する製造方法の場合では、区画部分によって形成される外部電極端子の電極平坦度が良好になり、半導体装置の実装の信頼性が高くなる。

【 0 0 5 1 】

(h) スタンドオフ構造とすることによって、実装時、仮に実装基板上に異物が存在していても支障が起きなくなる。

【 0 0 5 2 】

(i) 溝が存在する面に半導体素子を固定する場合、区画部分の溝底の除去による分離を、基板を一定厚さ研磨やエッチングで除去するようにしてもよい。この場合、外部電極端子の電極平坦度を良好とすることができる。

【 0 0 5 3 】

(j) 基板を縦横に分断する交差箇所に貫通孔を設けておくことによって、ダイシングブレードによる切断時間を短くすることができるとともに、ブレードの長寿命化が図れる。

【 0 0 5 4 】

(k) 溝が存在する面に半導体素子を固定する場合、半導体素子が固定される領域の溝を充填物で埋めることによって半導体素子と基板との間に空隙が発生しなくなり、半導体素子と基板との固定面に水分が溜まらなくなり、半導体装置の半田リフローによる実装時、前記水分の膨張に起因する実装不良が発生し難くなる。

【 0 0 5 5 】

上記(3)の手段によれば、上記(2)の構成による効果を有するとともに、
(a) 基板の表裏面に対面して溝を設け、基板の区画領域の分離時は、ダイシングブレードを溝の延在方向に沿って相対的に移動させながら表裏の溝の溝底を切断するだけであることから、区画部分の分離時間がより短時間になり半導体装置の製造時間の短縮が図れる。また、切断時間の短縮により、ダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

【 0 0 5 6 】

上記（４）の手段によれば、（a）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

【 0 0 5 7 】

（b）ノンリード型半導体装置の辺に沿って２列以上外部電極端子を配置する構造となることから、半導体装置の小型化が達成できる。

【 0 0 5 8 】

（c）外部電極端子は金属板（リード）をダイシングブレードによって数箇所切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

【 0 0 5 9 】

（d）外部電極端子は金属板（リード）をダイシングブレードによって数箇所で切断することによって形成することから、外部電極端子の周縁には切断による長い突起（加工バリ）は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド（配線）との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

【 0 0 6 0 】

（e）１枚の金属板を縦横にダイシングブレードでダイシングするだけで複数の半導体装置の外部電極端子を形成できるため、半導体装置の製造コストの低減が達成できる。

【 0 0 6 1 】

（f）外部電極端子の形成はダイシングブレードでリードをその幅方向に切断することによって形成することができるので、切断時間の短縮が図れるとともに、切断時間が短いためダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

【 0 0 6 2 】

（g）トランスファモールドによる樹脂層の形成時、基板がモールド型の載置

面に真空吸引によって密着することから、リード面も前記載置面に密着するため、タブの裏面及びリードの裏面に樹脂が回り込まなくなる。この結果、外部電極端子の実装面の樹脂による汚染が防止でき、実装の信頼性が高いノンリード型の半導体装置を製造することができる。

【 0 0 6 3 】

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【 0 0 6 4 】

（実施形態 1）

図 1 乃至図 1 3 は本発明の一実施形態（実施形態 1）のノンリード型の樹脂封止型の半導体装置の製造方法に係わる図である。本実施形態 1 では、図 1 乃至図 4 に示すように、四角形の樹脂封止体 3 3 の裏面に導電体（金属）からなる外部電極端子 2 が露出するノンリード型の半導体装置 1 の製造方法に本発明を適用した例について説明する。

【 0 0 6 5 】

本実施形態 1 では、図 1 及び図 2 に示すように、所定の厚さの矩形からなる樹脂封止体 3 の裏面（実装面側）に基盤の目状に電氣的に独立した区画部分（区画領域） 4 を有する構造となっている。本実施形態 1 では、四角形となる樹脂封止体 3 の各辺に沿って並ぶ 2 列の区画部分 4 を外部電極端子 2 として使用する半導体装置について説明する。

【 0 0 6 6 】

区画部分（区画領域） 4 は、例えば、縦横がそれぞれ 0. 5 mm となる四角形である。また、区画領域 4 と区画領域 4 の間の隙間は、例えば、約 0. 1 5 mm である。外部電極端子ピッチを 0. 5 mm とした場合は区画領域 4 は縦横の寸法がそれぞれ 0. 3 5 mm となる。樹脂封止体 3 内には半導体素子（半導体チップ） 5 が位置するとともに、この半導体素子 5 の電極 6（図 3 参照）と、所定の区画部分 4 の樹脂封止体 3 で被われる面側は導電性のワイヤ 7 で電氣的に接続され

ている。ワイヤ 7 も樹脂封止体 3 で被われている。

【 0 0 6 7 】

半導体素子 5 は複数の区画部分 4 に接着剤 9 で固定されている。接着剤 9 は導電性のものでも絶縁性のものでもよい。この例では導電性の接着剤、例えば、銀 (A g) パーストが使用されている。従って、例えば、半導体チップの区画部分 4 に接触する基板部分が電氣的に使用されない層である場合は、半導体素子 5 に導電性の接着剤 9 を介して接続される各区画部分 4 は外部電極端子としては使用されない。しかし、この場合も実装用の端子としては使用可能である。また、この場合、後述する他の実施形態のように、半導体素子 5 の外側に位置するワイヤ 7 が接続された区画部分 4 と、半導体素子 5 に被われる下に位置する一部の区画部分 4 をワイヤや区画部分 4 を形成する材質部分で接続状態とすることによって、半導体素子 5 の下に位置する区画部分 4 も外部電極端子 2 として使用することができる。

【 0 0 6 8 】

また、半導体チップの区画部分 4 に接触する基板部分がグランド電位として使用される場合は、半導体素子 5 に接着剤 9 を介して接続された区画部分 4 は、外部電極端子 2 としてのグランド電極として使用できる。

【 0 0 6 9 】

接着剤 9 として絶縁性のものを使用すれば、半導体素子 5 に接着剤 9 を介して接続される各区画部分 4 はそれぞれ電氣的に独立したものとなる。なお、外部電極端子 2 として使用されない区画部分 4 も半導体装置 1 の実装時半田等の接合材を用いて配線基板等に固定する構造とすることによって実装強度を高めることができる。また、放熱性の向上も可能となる。この構造においても、前述のように半導体素子 5 の外側に位置するワイヤ 7 が接続された区画部分 4 と、半導体素子 5 に被われる下に位置する一部の区画部分 4 をワイヤや区画部分 4 を形成する材質部分で接続状態とすることによって、半導体素子 5 の下に位置する区画部分 4 も外部電極端子 2 として使用することができる。

【 0 0 7 0 】

区画部分 4 のワイヤ 7 が接続される面 (内面 1 0) には、図 5 に示すようにメ

ッキ膜 1 1 が設けられている。このメッキ膜 1 1 は、ワイヤ 7 との接着性を良好とするために設けられるものである。例えば、ワイヤ 7 は、例えば、Au 線が使用され、メッキ膜 1 1 は、例えば、Ag メッキ膜、Au メッキ膜または Pd メッキ膜となる。

【 0 0 7 1 】

また、区画部分 4 の裏面（実装面 1 2）には実装時使用する外装メッキ膜 1 3 が設けられている。この外装メッキ膜 1 3 は、半導体装置 1 をモジュール基板等の配線基板に実装する際使用する接合材との接合性（濡れ性）を良好にするため設けられるものである。接合材として Pb Sn 半田を使用する場合は、外装メッキ膜 1 3 は Pb Sn 半田メッキ膜が好ましく、本実施形態 1 では Pb Sn 半田メッキ膜が使用されている。

【 0 0 7 2 】

本実施形態 1 では、半導体素子 5 の外側に位置する区画部分 4 は、矩形の樹脂封止体 3 の各辺に沿って 2 列となっている。また、この 2 列の区画部分 4、即ち、外部電極端子 2 においては、図 2 及び図 3 に示すようにワイヤ 7 が接続されない外部電極端子も存在している。

【 0 0 7 3 】

図 6 は本実施形態 1 の半導体装置 1 を電子機器に組み込んだ状態、即ち、電子機器のマザーボードやモジュール基板等の配線基板 1 5 に実装した状態を示す断面図である。多層配線構造からなる配線基板 1 5 の主面には、配線 1 6 の一部によって半導体装置 1 の各外部電極端子 2 に対応するランド 1 7 が設けられている。そして、これらランド 1 7 に半田（Pb Sn 半田）1 8 を介して半導体装置 1 の外部電極端子 2 が電氣的に接続されている。

【 0 0 7 4 】

つぎに、このような半導体装置の製造方法について説明する。即ち、半導体装置は、金属板からなる基板の一面に所定の間隔を隔てて半導体素子を固定した後、半導体素子の各電極と半導体素子の外側の所定の基板領域を導電性のワイヤで接続し、ついで基板の一面をトランスファモールドによる片面モールドによって一定厚さの樹脂層を形成して半導体素子やワイヤを被い、その後基板を格子縞状

に縦横に切断して基盤の目状に区画部分（区画領域）を形成し、さらに樹脂層を縦横に切断して個片化することによって製造される。そして、ワイヤ接続部分はいずれかの区画部分に接続されるようにする。また、個片化は、一つの半導体素子と、この半導体素子の周囲に位置する複数の区画部分を含む矩形領域ごとの分断となる。また、前記樹脂層を切断することによって半導体装置の樹脂封止体が形成されることになる。

【 0 0 7 5 】

つぎに、図 7 の工程断面図を参照しながら半導体装置の製造についてより具体的に説明する。工程断面図では、図が不明瞭となることからハッチングを入れない図を用いて説明する。なお、以下の各実施形態においても同様にハッチングを入れない図を用いて説明する場合もある。

【 0 0 7 6 】

ノンリード型の半導体装置の製造においては、最初に図 7（a）に示すように、一枚の導電性の基板 2 0 を用意する。この基板 2 0 は、半導体装置の製造において通常使用される銅合金板、銅板、鉄－ニッケル合金板等の金属板からなっている。本実施形態 1 では、平坦な銅板を使用する。また、この基板 2 0 は、図 8 に示すように、一度に複数の半導体装置を製造できる大きさの矩形状の平板（長方形板）となり、例えば、3 行 8 列で 2 4 個の半導体装置を製造できるものとなっている。また、基板 2 0 の一面、即ち、半導体素子を固定する主面には、半導体素子の接合性やワイヤの接続性を向上させるため、図 7 では図示しないが A g からなるメッキ膜 1 1（図 5 参照）が設けられている。基板 2 0 の厚さは、例えば、0. 1 2 5 ～ 0. 2 m m の厚さとなっている。

【 0 0 7 7 】

つぎに、図 7（b）及び図 8 に示すように、図示しない常用のチップボンディング装置を用いて基板 2 0 の主面に半導体素子 5 を固定する。半導体素子 5 は、図 5 に示すように、A g パーストからなる接着剤 9 で固定する。この際、後工程のダイシングブレードによる基板 2 0 の切断時、半導体素子 5 の裏面（固定面）を切断しないようにするため、接着剤 9 の厚さを例えば、3 0 ～ 1 0 0 μ m 程度と厚くし、ダイシングブレードの先端が接着剤 9 の中層で止まるようにする。こ

のチップボンディングにおいて、半導体素子 5 は基板 2 0 の主面に縦横に所定の間隔を隔てて整列配置（マトリックス状に配置）固定される。各半導体素子 5 の間には所定の間隔の領域が広がり、この領域が各半導体装置の外周縁となる。従って、基板 2 0 は何らパターニングされていないが、前記各半導体素子の外周縁で囲まれる矩形の領域部分がノンリード型の半導体装置を一つ形成するための単位基板部分（単位基板領域）となる。

【 0 0 7 8 】

つぎに、図 7（c）及び図 8 に示すように、半導体素子 5 の表面の電極 6（図 3 参照）と、半導体素子 5 の周囲に広がる矩形枠領域の所定の区画部分となる領域 4 を導電性のワイヤ 7 で接続する。ワイヤ 7 は例えば、金線を用い、図示しないワイヤボンディング装置を用いて行う。

【 0 0 7 9 】

つぎに、図 7（d）に示すように、半導体素子 5 及びワイヤ 7 を被うように、例えば、図示しないトランスファモール装置を用いて、基板 2 0 の主面上に絶縁性の樹脂による樹脂層 3 a を形成する。樹脂層 3 a は均一な厚さに形成され、半導体素子 5 やワイヤ 7 は隙間なく樹脂に被われることになる。この樹脂層 3 a の厚さは半導体素子 5 やワイヤ 7 を被い、半導体装置の耐湿性を低下させないことを条件として、半導体装置の薄型化のために薄い程よい。樹脂層 3 a を形成する絶縁性樹脂としては、例えばエポキシ樹脂が使用される。樹脂層 3 a はトランスファモール以外の樹脂充填方法で形成してもよい。即ち、マルチノズルを有するディスペンサによる塗布等によって形成してもよい。

【 0 0 8 0 】

つぎに、図 7（e）に示すように、基板 2 0 の裏面に外装メッキ膜 1 3 を形成する。図 7（e）では符号のみ示す。外装メッキ膜 1 3 については図 5 に示されている。また、例えば、外装メッキ膜 1 3 は P b S n 半田で形成され、例えば、電界メッキ法によって形成される。外装メッキ膜 1 3 の厚さは 5 ～ 2 0 μ m 程度に形成される。

【 0 0 8 1 】

つぎに、図 7（f）に示すように、樹脂層 3 a の表面全域に支持部材としての

テープ 2 1 を貼りつける。その後、基板 2 0 を上面となるようにしてダイシングブレード 2 2 で基板 2 0 を縦横に切断し、四角形（矩形）からなる区画部分 4 を形成する。ダイシングブレード 2 2 による切断部分は、図 4 に示すように、格子縞になり、その間には基盤の目状に区画部分 4 が形成されることになる。ダイシングブレード 2 2 は、例えば、厚さ $150\text{ }\mu\text{m}$ のものを用いる結果、一辺が 0.5 mm の区画部分 4 が基盤の目状に 0.65 mm ピッチで形成される。このダイシングにおいては基板 2 0 を確実に切断するため、ダイシングブレードの先端は基板 2 0 を通り越す深さまでダイシングされるが、半導体素子 5 の裏面を切削しないようにする。このため、ダイシング溝底は半導体素子 5 を基板 2 0 に固定する接着剤 9 の途中深さに位置するようにする。樹脂層 3 a の内側の表層部分にダイシング溝が形成されても特に支障はない。

【 0 0 8 2 】

また、単位基板領域と単位基板領域との境は、前記ダイシングブレード 2 2 で切断されるが、樹脂層 3 a も同時に切断される。樹脂層 3 a の切断によって個片化が図られ、テープ 2 1 に貼り着いた状態ではあるが半導体装置 1 が複数製造される。半導体素子 5 やワイヤ 7 を被う樹脂層 3 a は、この切断によって樹脂封止体 3 となる。

【 0 0 8 3 】

また、樹脂層 3 a の切断ではテープ 2 1 を完全に切断しないようにする。これは切断が X Y 方向の 2 方向の切断であることから、一方向の切断の後も各部はテープ 2 1 に保持されていることが望ましいことによる。

【 0 0 8 4 】

また、ダイシングブレード 2 2 は 1 枚刃でもよく、また複数枚のブレードを有し、同時に平行に複数本の切断を行うダイシングブレードでもよい。

【 0 0 8 5 】

また、上記実施形態では区画部分 4 の形成時及び個片化の際、樹脂層 3 a の表面全域に支持部材としてテープ 2 1 を貼り付けてダイシングブレードで切断する例を説明したが、必ずしもこれに限定されるものではなく、テープ 2 1 の代わりに固定用治具で樹脂層 3 a を支持することもできる。

【 0 0 8 6 】

つぎに、図 7 (g) に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が多数製造される。本実施形態 1 の半導体装置 1 は、外部電極端子 2 が半導体装置 1 の縁（辺）に沿ってそれぞれ 2 列になる構造になっている。

【 0 0 8 7 】

本実施形態 1 によれば以下の効果を有する。

【 0 0 8 8 】

(1) ノンリード型の半導体装置の周縁（辺）に沿って外部電極端子 2 を 2 列に配置する構造となることから、外部電極端子 2 を多くすることができる。

【 0 0 8 9 】

(2) 外部電極端子を多く必要とするノンリード型の半導体装置では、樹脂封止体の一辺に沿って一列に外部電極端子を並べることから、樹脂封止体の一辺の長さを長くしなければならず、樹脂封止体が大きくなり、半導体装置が大型化するが、本実施形態 1 の場合は、半導体装置の各辺に沿って 2 列に外部電極端子 2 を配置する構成となることから、樹脂封止体 3 3 を小さくでき、半導体装置 1 の小型化が達成できる。

【 0 0 9 0 】

(3) 上記 (1) 及び (2) により、小さい樹脂封止体でも外部電極端子 2 の数を多くすることができ、多端子化が達成できる。これは多機能半導体装置としては望ましい。

【 0 0 9 1 】

(4) 外部電極端子 2 は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子 2 の形状や寸法精度を高精度に形成することができる。

【 0 0 9 2 】

(5) 外部電極端子 2 は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子 2 の周縁には切断による長い突起（加工バリ）は発生し難くなって電極平坦度が向上する。この結果、半田等を用

いてマザーボード、モジュール基板、実装基板等の配線基板 1 5 にノンリード型半導体装置 1 を実装した場合、前記突起による外部電極端子 2 の実装基板のランド（配線）1 7 との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

【 0 0 9 3 】

（6）1 枚の金属板の切断で容易に区画部分（外部電極端子）を形成できるため、半導体装置の製造コストの低減が達成できる。

【 0 0 9 4 】

（7）上記（1）～（6）によれば、実装の信頼性が高く、小型で外部電極端子数の多いノンリード型の半導体装置を安価に製造することができる。

【 0 0 9 5 】

つぎに、本実施形態 1 の変形例について説明する。図 9 乃至図 1 1 は本実施形態 1 の半導体装置の製造方法によって製造された他のノンリード型の半導体装置に係わる図である。これらの図には外部電極端子 2 が 3 列配置された 3 列端子構造のノンリード型の半導体装置が示されている。即ち、この半導体装置 1 では、半導体素子 5 から外れる 3 列の区画部分 4 にワイヤ 7 が接続されている。ワイヤ相互の接触を嫌うため、一部の区画部分 4 にはワイヤを接続していない。ワイヤ 7 が接続されたそれぞれ 3 列の区画部分 4 が外部電極端子 2 として使用される。しかしながら、実装強度を増大させるために、半導体素子 5 の下の領域に位置する各区画部分 4 を実装に使用する場合もある。

【 0 0 9 6 】

図 1 2 は本実施形態 1 の半導体装置の製造方法の変形例による外部電極端子の形状を示す図である。図 1 2 （a）は、区画部分 4 の平面図であり、図 1 2 （b）は断面図である。これは基板 2 0 をダイシングに変えてエッチングによって形成したものである。即ち、基板 2 0 を区画部分に形成するには、ホトレジスト膜を選択的に露光した後現像して所定のエッチング用マスクを形成し、所定のエッチング液で基板 2 0 をエッチングすることによって、図 1 2 （a），（b）に示す区画部分 4 を形成することができる。

【 0 0 9 7 】

エッチングで区画部分を形成する場合、エッチング用マスクのパターンによって自由な形状の区画部分を形成することができる。従って、半導体素子固定領域に略対応するような大きな区画部分を形成することも可能になり、単一の区画部分に半導体素子を固定できる。この場合、半導体素子 5 が発生する熱を半導体素子の下方に均一に分散させながら放熱ができる効果がある。

【 0 0 9 8 】

また、基板 2 0 の切断は、他の方法、例えば、レーザビーム照射による溶融によっても切断できる。このような切断技術は樹脂層 3 a の切断（個片化）にも同様に適用できる。即ち、ダイシングやレーザビーム照射によっても樹脂層 3 a の切断は可能である。

【 0 0 9 9 】

本実施形態 1 では単位基板部分に 1 個の半導体素子を組み込む構造としたが、単位基板部分に複数の半導体素子を固定し、各半導体素子の電極と周囲の区画部分をワイヤで接続し、複数の半導体素子と複数の区画部分を含む単位基板領域毎に個片化すれば、さらに高機能化、高集積化したノンリード型の半導体装置を製造することができる。

【 0 1 0 0 】

また、前記基板 2 0 の主面において、前記半導体素子 5 を固定する領域から外れた前記外部電極端子となる領域と、前記半導体素子 5 が固定される所定の区画部分 4 を導電性のワイヤ 7 で電氣的に接続した後、前記ワイヤ 7 の一部を挟むようにして絶縁性接着剤 9 で前記半導体素子 5 を基板 2 0 に固定して前記半導体素子 5 の下にも外部電極端子 2 を形成するようにすれば、半導体素子の下にも外部電極端子 2 を配置できることになり、実装基板の配線パターン等の設計の自由度も増す。また、前記ワイヤが接続される半導体素子 5 の下の区画部分と、半導体素子 5 の下の他の区画部分 4 を導電性のワイヤ 7 で接続することによってさらに中央側の領域でも外部電極端子 2 として区画部分 4 を使用することができるようになる。

【 0 1 0 1 】

また、基板 2 0 を縦横に分断する交差箇所に貫通孔を設けておけば、ダイシン

グ時、切削時間が短くなり、区画部分（外部電極端子）の形成時間が短縮される。また、ダイシングブレードによる切断交差部分の加工バリの発生もさらに起き難くなる。

【 0 1 0 2 】

また、区画部分 4 が封止用樹脂（樹脂封止体）に強固に接着されるように基板 2 0 の主面に接着強度促進加工を施すことが望ましい。その一つとしては、例えば、図 1 3 に示すように、前記メッキ膜 1 1 を区画部分 4 の中央部分だけとし、その周囲を粗面 2 5 にしておく（粗面化）。また、本実施形態 1 では図示しないが、溝や窪み等を設けて樹脂封止体 3 3 との接着面積を増大化させる。このような手法の採用により、半導体装置 1 の外部電極端子 2 の実装の信頼性が高くなる。

【 0 1 0 3 】

また、トランスファモール装置を用いて基板 2 0 上の半導体素子 5 及びワイヤ 7 の全てを樹脂でモールドする例を示したが、基板 2 0 上の各半導体素子 5 を個々にモールドすることもできる。この場合、基板 2 0 を切断するだけで、半導体装置 1 に個片化することができる。

【 0 1 0 4 】

また、実施形態 1 では、単位基板部分ごとに個片化を行った例を説明したが、相互に関連する半導体素子を単位基板それぞれに固定し、それら複数の単位基板で 1 つの半導体装置を構成するように切断することもできる。この場合、チップセットを 1 パッケージ化することができる。

【 0 1 0 5 】

なお、実施形態では基板としてマトリックスタイプの基板を使用した但個片タイプの基板を使用してもよい。

【 0 1 0 6 】

（実施形態 2）

図 1 4 及び図 1 5 は本発明の他の実施形態（実施形態 2）であるノンリード型の半導体装置の製造方法に係わる図であり、図 1 4 は半導体装置の製造方法を示す各工程の断面図、図 1 5 は半導体素子が固定されかつワイヤが取り付けられた

基板の平面図である。

【 0 1 0 7 】

本実施形態 2 では、実施形態 1 において、基板 2 0 を切断する線に沿って溝 2 5 を形成しておくものである。溝 2 5 は、ダイシングブレードによっても、エッチングによっても形成できるが、本実施形態 1 ではエッチングによって形成するものである。溝 2 5 の形成については、図示しないが、基板 2 0 の一面全域にホトレジスト膜を設けた後、所定のパターンに露光し、その後ホトレジスト膜を現像して格子縞状の溝を形成し、ついでエッチングによって基板 2 0 の一面に格子縞状の溝 2 5 を設ける。本実施形態 2 では、実施形態 1 と同様に基板 2 0 として、例えば厚さ 0. 1 2 5 ~ 0. 2 mm の銅板を用いる。そして、溝 2 5 の溝底の厚さを、例えば 5 0 μ m 程度としておく。

【 0 1 0 8 】

このような方法によれば、ダイシングブレード 2 2 による切断深さが溝 2 5 の溝底だけとなり、切削量の低減から、外部電極端子化及び個片化の時間が短縮できる。

【 0 1 0 9 】

また、切削量の低減からダイシングブレード 2 2 の磨耗も少なく、ダイシングブレード 2 2 の長寿命化が達成できる。

【 0 1 1 0 】

本実施形態 2 は、溝 2 5 を基板 2 0 の裏面に設けてノンリード型の半導体装置 1 を製造する例である。半導体装置の製造方法について図 1 4 の工程断面図を参照しながら説明する。図 1 4 (a) に示すように、実施形態 1 と同様に一枚の導電性の基板 2 0 を用意する。その後、この基板 2 0 の裏面に前述のようにエッチングによって縦横に溝 2 5 を形成する。前記格子縞の溝 2 5 によって、図 1 5 に示すように、マトリックス状に区画部分 4 が形成される。区画部分 4 の寸法は実施形態 1 と同様に縦横の各辺は 0. 5 mm である。図 1 5 は溝が存在しない面、即ち、基板 2 0 の主面に半導体素子 5 を固定し、ワイヤ 7 の接続が終了した基板 2 0 の平面図である。同図には溝 2 5 及び区画部分 4 が破線によって示されている。また、溝 2 5 を形成する前または後の段階で、半導体素子 5 やワイヤ 7 の固

定（接続）を良好とするためのメッキ膜 1 1 を形成する（図示せず）。

【 0 1 1 1 】

つぎに、溝が存在しない面、即ち基板 2 0 の主面に前記実施形態 1 と同様に半導体素子 5 を固定するとともに、図 1 4 （c）に示すように半導体素子 5 の電極と、半導体素子 5 から外れた区画部分 4 の裏面となる基板主面側を導電性のワイヤ 7 で接続する（図 1 5 参照）。

【 0 1 1 2 】

つぎに、図 1 4 （d）に示すように、半導体素子 5 及びワイヤ 7 を被うように、トランスファモールドによって基板 2 0 の主面上に絶縁性の樹脂による樹脂層 3 a を形成する。樹脂層 3 a は均一な厚さに形成される。また、半導体素子 5 やワイヤ 7 は隙間なく樹脂に被われる。

【 0 1 1 3 】

つぎに、図 1 4 （e）に示すように、実施形態 1 と同様に、基板 2 0 の裏面（区画部分 4 の表面）に図示しない外装メッキ膜 1 3 を形成する。

【 0 1 1 4 】

つぎに、図 1 4 （f）に示すように、樹脂層 3 a の表面全域に支持部材としてのテープ 2 1 を貼りつけ、その後、基板 2 0 を上面となるようにしてダイシングブレード 2 2 で基板 2 0 を縦横に切断する。ダイシングブレード 2 2 は前記溝 2 5 の延在方向に沿って相対的に移動しながら、溝 2 5 の溝底を切断除去する。この場合も半導体素子 5 の裏面をダイシングブレードで切断しないようにする。

【 0 1 1 5 】

また、単位基板部分間は、ダイシングブレード 2 2 によって基板 2 0 と、この基板 2 0 に貼り付く樹脂層 3 a とを切断し、個片化を図る。基板 2 0 の切断によって区画部分 4 は電氣的に独立した区画部分 4 になる。また、樹脂層 3 a の切断によって樹脂封止体 3 が形成される。

【 0 1 1 6 】

つぎに、図 1 4 （g）に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が複数製造される。

【 0 1 1 7 】

本実施形態 2 では、等ピッチの格子縞状に溝 2 5 を設けた例について説明したがこれに限定されるものではない。即ち、溝は区画部分を正方形にする場合には等しいピッチで設けられるが、区画部分を長方形にする場合には、縦、横の溝ピッチは異なる。また、部分的に寸法が異なるような区画部分を形成してもよい。また、基板の切断分離をレーザビーム照射による分断やエッチングによる分断で行う場合は区画部分の形状は隣接する区画部分間でも形状や寸法を変えることも可能である。

【 0 1 1 8 】

本実施形態 2 によれば以下の効果を有する。

【 0 1 1 9 】

(1) ノンリード型の半導体装置の周縁（辺）に沿って外部電極端子 2 を 2 列に配置する構造となることから、外部電極端子 2 を多くすることができる。

【 0 1 2 0 】

(2) 外部電極端子を多く必要とするノンリード型の半導体装置では、樹脂封止体の一辺に沿って一列に外部電極端子を並べることから、樹脂封止体の一辺の長さを長くしなければならず、樹脂封止体が大きくなり、半導体装置が大型化するが、本実施形態 1 の場合は、半導体装置の各辺に沿って 2 列に外部電極端子 2 を配置する構成となることから、樹脂封止体 3 を小さくでき、半導体装置 1 の小型化が達成できる。

【 0 1 2 1 】

(3) 上記 (1) 及び (2) により、小さい樹脂封止体でも外部電極端子 2 の数を多くすることができ、多端子化が達成できる。これは多機能半導体装置としては望ましい。

【 0 1 2 2 】

(4) 外部電極端子 2 は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子 2 の形状や寸法精度を高精度に形成することができる。

【 0 1 2 3 】

(5) 外部電極端子 2 は金属板をダイシングブレードによって縦横に切断する

ことによって形成することから、外部電極端子 2 の周縁には切断による長い突起（加工バリ）は発生し難くなって電極平坦度が向上する。この結果、半田等を用いてマザーボード、モジュール基板、実装基板等の配線基板 1 5 にノンリード型半導体装置 1 を実装した場合、前記突起による外部電極端子 2 の実装基板のランド（配線）1 7 との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

【 0 1 2 4 】

（6）1 枚の金属板の切断で容易に区画部分（外部電極端子）を形成できるため、半導体装置の製造コストの低減が達成できる。

【 0 1 2 5 】

（7）基板 2 0 の切断において、ダイシングブレード 2 2 による切断深さが溝 2 5 の溝底だけとなり、切削量の低減から、外部電極端子化及び個片化の時間が短縮できる。

【 0 1 2 6 】

（8）上記（7）により、切削量の低減からダイシングブレード 2 2 の磨耗も少なく、ダイシングブレード 2 2 の長寿命化が達成でき、半導体装置 1 の製造コストの低減も達成できる。

【 0 1 2 7 】

（9）上記（1）～（8）によれば、実装の信頼性が高く、小型で外部電極端子数の多いノンリード型の半導体装置を安価に製造することができる。

【 0 1 2 8 】

本実施形態 2 においても、実施形態 1 と同様に種々の変形構成の採用が可能であり、その場合前記実施形態 1 の場合と同様な効果を有する。

【 0 1 2 9 】

（実施形態 3）

図 1 6 は本発明の他の実施形態（実施形態 3）であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態 3 においては、半導体装置 1 の製造に用いる基板 2 0 は、実施形態 2 とは逆に半導体素子を固定する面側に格子縞状に溝 2 5 を設けた構造になっている。換言するならば、実施形態 2 で

使用した溝 2 5 を有する基板 2 0 を裏返して使用するものである。

【 0 1 3 0 】

本実施形態 3 のノンリード型の半導体装置の製造方法について図 1 6 の工程断面図を参照しながら説明する。図 1 6 (a) に示すように、格子縞状の溝 2 5 が上面 (表面) になるようにした後、溝 2 5 が存在する面に前記実施形態 1 及び実施形態 2 と同様に半導体素子 5 を固定する。

【 0 1 3 1 】

つぎに、図 1 6 (c) に示すように半導体素子 5 の電極と、半導体素子 5 から外れた区画部分 4 の裏面となる基板主面側を導電性のワイヤ 7 で接続する。

【 0 1 3 2 】

つぎに、図 1 6 (d) に示すように、半導体素子 5 及びワイヤ 7 を被うように、トランスファモールドによって基板 2 0 の主面上に絶縁性の樹脂による樹脂層 3 a を形成する。樹脂層 3 a は均一な厚さに形成される。また、半導体素子 5 やワイヤ 7 は隙間なく樹脂に被われる。

【 0 1 3 3 】

つぎに、図 1 6 (e) に示すように、実施形態 1 と同様に、基板 2 0 の裏面 (区画部分 4 の表面) に図示しない外装メッキ膜 1 3 を形成する。

【 0 1 3 4 】

つぎに、図 1 6 (f) に示すように、樹脂層 3 a の表面全域に支持部材としてのテープ 2 1 を貼りつけ、その後、基板 2 0 を上面となるようにしてダイシングブレード 2 2 で基板 2 0 を縦横に切断する。ダイシングブレード 2 2 は前記溝 2 5 の延在方向に沿って相対的に移動しながら、溝 2 5 の溝底を切断除去する。この場合も半導体素子 5 の裏面をダイシングブレードで切断しないようにする。

【 0 1 3 5 】

また、単位基板領域間は、ダイシングブレード 2 2 によって基板 2 0 と、この基板 2 0 に貼り付く樹脂層 3 a とを切断し、個片化を図る。基板 2 0 の切断によって区画部分 4 は電氣的に独立した区画部分 4 になる。また、樹脂層 3 a の切断によって樹脂封止体 3 が形成される。

【 0 1 3 6 】

つぎに、図 1 6 (g) に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が複数製造される。

【 0 1 3 7 】

本実施形態 3 は実施形態 2 と同様な効果を有する。また、本実施形態 3 においても、実施形態 1 と同様に種々の変形構成の採用が可能であり、その場合前記実施形態 1 の場合と同様な効果を有する。

【 0 1 3 8 】

図 1 7 乃至図 1 9 は実施形態 3 の変形例 1 による半導体装置の製造に係わる図であり、図 1 7 は半導体装置の製造におけるダイシング状態を示す断面図、図 1 8 は製造された半導体装置の底面図、図 1 9 は半導体装置の一部の拡大断面図である。

【 0 1 3 9 】

本変形例 1 では、基板 2 0 の溝 2 5 の溝底を切断するダイシングブレード 2 2 において、図 1 7 に示すように、単位基板領域と単位基板領域を分離するダイシングは、実施形態 2 と同様に溝 2 5 の幅と同じ厚さのダイシングブレード 2 2 で切断し、区画部分 4 (外部電極端子 2) を形成するためのダイシングは溝 2 5 の溝幅よりも広い (厚い) ダイシングブレード 2 2 a で切断する。

【 0 1 4 0 】

この変形例 1 の場合、図 1 8 及び図 1 9 に示すように、外部電極端子 2 の実装面での間隔が広くなり、この結果、実装時の接合材である P b S n 半田による外部電極端子 2 間のショート不良が起き難くなる。

【 0 1 4 1 】

図 2 0 及び図 2 1 は実施形態 3 の変形例 2 による半導体装置の製造に係わる図であり、図 2 0 は製造された半導体装置の断面図、図 2 1 は半導体装置の一部の拡大断面図である。本変形例 2 は、変形例 1 と逆に区画部分 4 (外部電極端子 2) を切断するダイシングブレードは溝 2 5 の溝幅よりも狭い (薄い) ダイシングブレードで切断する。

【 0 1 4 2 】

本変形例 2 では、切削量の低減よりダイシングブレードの長寿命化が達成でき

る。

【 0 1 4 3 】

図 2 2 及び図 2 3 は実施形態 3 の変形例 3 による半導体装置の製造に係わる図であり、図 2 2 は半導体装置の製造において研磨によって外部電極端子を形成する状態を示す模式的断面図、図 2 3 は基板表面を研磨する状態を示す模式的平面図である。本変形例 3 では、図 2 3 に示すように、回転するグラインダ 3 0 を基板 2 0 の一端側から他端側に向けて接触移動させ、溝 2 5 の溝底部分を研削によって除去するものである。なお、説明の便宜上、図 2 2 では回転軸 3 0 a によって支持されるグラインダ 3 0 を小さく図示してある。

【 0 1 4 4 】

この研磨に先立って、本変形例 3 では、トランスファモールドによる樹脂層 3 a の形成後、テープ 2 1 は貼らない。また、個片化はダイシング、レーザービーム照射によって行う。

【 0 1 4 5 】

本変形例 3 では、端子の個片化が短時間で出来る効果がある。

【 0 1 4 6 】

図 2 4 は実施形態 3 の変形例 4 の半導体装置の製造における外部電極端子の形状を示す図である。本変形例 4 では、区画部分 4 の樹脂層 3 a に対面する面に溝 3 1 を設けたものである。この溝 3 1 内には樹脂封止体 3 を構成する絶縁性の樹脂が入り込むことから、区画部分 4 (外部電極端子 2) との接着強度が向上し、半導体装置 1 から区画部分 4 (外部電極端子 2) が脱落し難くなり、製品の信頼性が高くなる。

【 0 1 4 7 】

図 2 5 は実施形態 3 の変形例 5 の半導体装置の製造における外部電極端子の形状を示す図である。本変形例 5 では、区画部分 4 の樹脂層 3 a に対面する面に窪み 3 2 を複数設けたものである。この窪み 3 2 には樹脂封止体 3 を構成する絶縁性の樹脂が入り込むことから、区画部分 4 (外部電極端子 2) との接着強度が向上し、半導体装置 1 から区画部分 4 (外部電極端子 2) が脱落し難くなり、製品の信頼性が高くなる。

【 0 1 4 8 】

(実施形態 4)

図 2 6 は本発明の他の実施形態 (実施形態 4) であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態 4 は、実施形態 2 や実施形態 3 のように、基板 2 0 の一面に溝 2 5 を設ける構造ではなく、基板 2 0 の両面にそれぞれが対面するように溝 2 5 を設けた例である。基板 2 0 の両面に溝 2 5 を設け、その溝底は、機械的強度を必要とするため所定の厚さとなる。例えば、溝 2 5 の底の厚さは $50\text{ }\mu\text{m}$ となっている。

【 0 1 4 9 】

本実施形態 4 のノンリード型の半導体装置の製造方法について図 2 6 の工程断面図を参照しながら説明する。図 2 6 (a) に示すように、両面にそれぞれが対応しかつ格子縞状に溝 2 5 が設けられた基板 2 0 の一面に、前記実施形態 3 と同様に半導体素子 5 を固定する (図 2 6 (b) 参照)。

【 0 1 5 0 】

つぎに、図 2 6 (c) に示すように半導体素子 5 の電極と、半導体素子 5 から外れた区画部分 4 の裏面となる基板主面側を導電性のワイヤ 7 で接続する。

【 0 1 5 1 】

つぎに、図 2 6 (d) に示すように、半導体素子 5 及びワイヤ 7 を被うように、トランスファモールドによって基板 2 0 の主面上に絶縁性の樹脂による樹脂層 3 a を形成する。樹脂層 3 a は均一な厚さに形成される。また、半導体素子 5 やワイヤ 7 は隙間なく樹脂に被われる。

【 0 1 5 2 】

つぎに、図 2 6 (e) に示すように、実施形態 1 と同様に、基板 2 0 の裏面 (区画部分 4 の表面) に図示しない外装メッキ膜 1 3 を形成する。

【 0 1 5 3 】

つぎに、図 2 6 (f) に示すように、樹脂層 3 a の表面全域に支持部材としてのテープ 2 1 を貼りつけ、その後、基板 2 0 を上面となるようにしてダイシングブレード 2 2 で基板 2 0 を縦横に切断する。ダイシングブレード 2 2 は前記溝 2 5 の延在方向に沿って相対的に移動しながら、溝 2 5 の溝底を切断除去する。こ

の場合も半導体素子 5 の裏面をダイシングブレードで切断しないようにする。

【 0 1 5 4 】

また、単位基板領域間は、ダイシングブレード 2 2 によって基板 2 0 と、この基板 2 0 に貼り付く樹脂層 3 a とを切断し、個片化を図る。基板 2 0 の切断によって区画部分 4 は電氣的に独立した区画部分 4 になる。また、樹脂層 3 a の切断によって樹脂封止体 3 が形成される。

【 0 1 5 5 】

つぎに、図 2 6 (g) に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が複数製造される。

【 0 1 5 6 】

本実施形態 4 は実施形態 2 及び実施形態 3 の効果の一部の効果を有する。また、本実施形態 4 においても、実施形態 1 と同様に種々の変形構成の採用が可能であり、その場合前記実施形態 1 の場合と同様な効果を有する。

【 0 1 5 7 】

本実施形態 4 では、区画部分 4 (外部電極端子 2) の実装面での輪郭部分は、最小に溝 2 5 で決められていることから、正確な形状の区画部分 4 (外部電極端子 2) を形成できる点が特長である。

【 0 1 5 8 】

図 2 7 乃至図 2 9 は本実施形態 4 の変形例 1 による半導体装置の製造に係わる図であり、図 2 7 はダイシング状態を示す断面図、図 2 8 は製造された半導体装置の断面図、図 2 9 は半導体装置の一部の拡大断面図である。

【 0 1 5 9 】

本実施形態 4 は、基板 2 0 の溝 2 5 の溝底を切断するダイシングブレード 2 2 において、図 2 7 に示すように、単位基板領域と単位基板領域を分離するダイシングは、実施形態 2 と同様に溝 2 5 の幅と同じ厚さ若しくは同じくらいの厚さのダイシングブレード 2 2 で切断し、区画部分 4 (外部電極端子 2) を形成するためのダイシングは溝 2 5 の溝幅よりも狭い (薄い) ダイシングブレード 2 2 b で切断する。

【 0 1 6 0 】

本変形例 4 では、実装面での隣接する外部電極端子 2（区画部分 4）の間隔が溝底部分よりも広いことから、P b S n 半田によるノンリード型の半導体装置の実装の際、隣接する区画部分 4（外部電極端子 2）が P b S n 半田で電氣的に接触することなくなり、実装の信頼性が高くなる。

【 0 1 6 1 】

また、本実施形態 4 の変形例 1 では、外部電極端子 2 は半導体装置 1 の各辺に沿って 3 列に設けられている。従って、半導体装置 1 の更なる小型化や、多端子化が達成できる。

【 0 1 6 2 】

図 3 0 は実施形態 4 の変形例 2 による半導体装置の製造方法の一部の工程の断面図である。実施形態 4 の変形例 2 では、図 3 0（a）～（d）に示すように、基板 2 0 用意（a）、半導体素子取り付け面側の溝 2 5 の充填材 3 3 による埋め込み（b）、半導体素子固定（c）、ワイヤボンディング（d）のみを図示する。溝 2 5 を埋め込む充填材 3 3 としては、例えば、絶縁性のエポキシ樹脂をスクリーン印刷法によって埋め込む。充填材 3 3 の表面は、半導体素子の固定に支障を来さないように基板 2 0 の表面と略一致させる。

【 0 1 6 3 】

半導体素子 5 が固定される面の溝 2 5 を充填材 3 3 で埋めることで、ダイシングなどによる外部電極端子 2（区画部分 4）の形成時にも必ず半導体素子 5 の裏面が必ず隠れることから、溝 2 5 を伝わる水分の浸入を防止でき、半導体装置の信頼性を高めることができる。

【 0 1 6 4 】

（実施形態 5）

図 3 1 は本発明の他の実施形態（実施形態 5）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図 3 2 は半導体装置の底面図である。本実施形態 5 は半導体装置 1 の各辺に沿って並ぶ 3 列の外部電極端子 2 の内側の区画部分 4 を排除して半導体素子 5 の裏面と、実装時の配線基板の表面との間に所定の空隙ができる構造、いわゆるスタンドオフ構造となっている。これは、基板 2 0 の状態で単位基板部分の中央部分にスタンドオフとなる矩形

の穴を設けておき、その後チップボンディング、ワイヤボンディング、トランスファモールド、ダイシング及び個片化を行うことによって図 3 1 の構造の半導体装置 1 を製造することができる。図 3 2 は半導体装置 1 の底面図であり、中央部分には区画部分 4（外部電極端子 2）は存在していない。

【 0 1 6 5 】

このようなスタンドオフ構造にすることによって、実装時、仮に実装基板上に異物が存在していても半導体素子 5 の下には空間があることから、異物による支障が起き難くなる。

【 0 1 6 6 】

（実施形態 6）

図 3 3 は本発明の他の実施形態（実施形態 6）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図 3 4 は半導体装置の底面図である。本実施形態 6 は実施形態 5 と同様にスタンドオフ構造とするものである。この実施形態では基板 2 0 の状態でスタンドオフを必要とする基板領域面側をハーフエッチングして薄くさせたものである。この構造においても実施形態 5 と同様に実装時、異物がこのハーフエッチングされた区画部分 4 に対面する場合は異物による支障が起き難くなる。

【 0 1 6 7 】

（実施形態 7）

図 3 5 乃至図 3 8 は本発明の他の実施形態（実施形態 7）であるノンリード型の半導体装置の製造方法に係わる図であり、図 3 5 は製造されたノンリード型の半導体装置の断面図、図 3 6 は半導体装置の平面配置を表す透視図、図 3 7 は半導体装置の底面図、図 3 8 は半導体装置の一部の拡大断面図である。

【 0 1 6 8 】

本実施形態 7 の半導体装置の製造方法では、溝底の除去は数本おきの溝 2 5 の溝底を除去して外部電極端子 2 を形成するものである。この例では 1 本おきの溝 2 5 の溝底を切断して除去したものである。このような手法を採用することによって外部電極端子 2 の大きさやピッチを自由に選択できる利点がある。

【 0 1 6 9 】

(実施形態 8)

図 3 9 乃至図 4 1 は本発明の他の実施形態（実施形態 8）であるノンリード型の半導体装置の製造方法に係わる図であり、図 3 9 は製造されたノンリード型の半導体装置の断面図、図 4 0 は半導体装置の平面配置を表す透視図、図 4 1 は半導体装置の底面図である。

【0 1 7 0】

本実施形態 8 は半導体装置 1 の各辺に沿って最外周の列を含む相互に隣接した 3 列の区画部分 4 を外部電極端子 2 とした例であるが、外側から内側に向かう 4 列目の所定の区画部分 4 を外部電極端子 2 として使用する例である。即ち、これらで示すように A の部分が 3 列目の所定の区画部分 4 と 4 列目の所定の区画部分 4 を電氣的に接続している。これは、例えば、実施形態 3 で用いる基板 2 0 において、A の部分はエッチングせず隣接する区画部分 4 の部分を繋げた構造としておくことによって製造することができる。図では半導体素子 5 の下の一つの区画部分 4 と半導体素子 5 の外側の一つの区画部分 4 を電氣的に接続したが、半導体素子 5 の下の区画部分 4 をさらに電氣的に接続することもでき、また、半導体素子 5 の外側の他の区画部分 4 も半導体素子 5 の下の区画部分 4 と電氣的に接続することも可能である。

【0 1 7 1】

本実施形態 8 によれば、半導体素子 5 の真下の区画部分 4 も外部電極端子 2 として使用することができる。この結果、実装に使用する配線基板における配線レイアウト設計の自由度が増す。

【0 1 7 2】

(実施形態 9)

図 4 2 及び図 4 4 は本発明の他の実施形態（実施形態 9）であるノンリード型の半導体装置の製造方法に係わる図であり、図 4 2 は半導体装置の製造方法において用いる基板の模式的平面図、図 4 3 は図 4 2 の A - A 線に沿う断面図、図 4 4 は図 4 2 の B - B 線に沿う断面図である。

【0 1 7 3】

本実施形態 9 においては、基板 2 0 形成時、溝 2 5 が縦横に交差する基板箇所

に貫通孔 4 0 を設けておくものである。このように溝 2 5 が交差する基板箇所
に貫通孔 4 0 を設けておくことによってダイシング部分が少なくなるため、切削時
間を短くすることができ、区画部分（外部電極端子）形成時間の短縮も可能にな
る。また、ダイシングブレードによる切断交差部分の加工バリの発生もさらに起
き難くなる。

【 0 1 7 4 】

図 4 3 及び図 4 4 において隣接する区画部分 4 を連結する連結部分 4 1 もハッ
チングを施されて示されている。図 4 2 では連結部分 4 1 にハッチングが施され
ている。

【 0 1 7 5 】

（実施形態 1 0）

図 4 5 乃至図 4 8 は本発明の他の実施形態（実施形態 1 0）であるノンリード
型の半導体装置の製造方法に係わる図であり、図 4 5 は製造されたノンリード型
の半導体装置の断面図、図 4 6 は半導体装置の平面配置を表す透視図、図 4 7 は
半導体装置の底面図、図 4 8 は半導体装置の製造方法を示す一部の工程の断面図
である。

【 0 1 7 6 】

本実施形態 1 0 では、半導体素子 5 が固定される区画部分 4 を一体化して、半
導体素子 5 を支持する部分の機械的強度を向上させるとともに、半導体素子 5 か
ら発生する熱を効果的に伝達して熱放散性を向上させるものである。

【 0 1 7 7 】

この例は、例えば実施形態 4 で用いる基板 2 0 において、区画部分 4 をダイシ
ング後も連結させておきたい部分間をエッチングせず隣接する区画部分 4 の部分
を繋げた構造（連結部 4 2）としておくことによって製造することができる。

【 0 1 7 8 】

即ち、図 4 8 は本実施形態 1 0 による半導体装置の製造方法の一部の工程の断
面図である。図 4 8（a）～（c）に示すように、基板 2 0 用意（a）、半導体
素子固定（b）、ワイヤボンディング（c）のみを図示する。図 4 8（a）に示
すように、区画部分 4 をダイシング後も連結させておきたい部分間をエッチング

せず隣接する区画部分 4 の部分を繋げた構造（連結部 4 2）としてある。図 4 7 には連結部 4 2 が半導体装置 1 の底面図として示してある。

【 0 1 7 9 】

（実施形態 1 1）

図 4 9 乃至図 5 1 は本発明の他の実施形態（実施形態 1 1）である半導体装置の製造方法に係わる図であり、図 4 9 は半導体装置の断面図、図 5 0 は半導体装置の平面配置を表す透視図、図 5 1 は半導体装置の製造方法を示す一部の工程の断面図である。

【 0 1 8 0 】

本実施形態 1 1 は、実施形態 8 と同様に半導体素子 5 の真下の区画部分 4 も外部電極端子 2 として使用する技術思想である。図 5 1（a）～（d）に示すように、基板 2 0 用意（a）、区画部分 4 間を電氣的に接続するためのワイヤボンディング（b）、半導体素子固定（c）、ワイヤボンディング（d）のみを図示する。

【 0 1 8 1 】

本実施形態 1 1 では、図 5 1（a）に示すように、両面に溝 2 5 を有する基板 2 0 を用意した後、基板 2 0 の半導体素子 5 を固定する面（主面）において、図 5 1（b）に示すように、半導体素子 5 を固定する領域から外れた外部電極端子 2 となる領域と、半導体素子 5 が固定される所定の区画部分 4 を導電性のワイヤ 4 3 で電氣的に接続する。

【 0 1 8 2 】

つぎに、前記ワイヤ 4 3 の一部を挟むようにして絶縁性接着剤 9（図 4 9 参照）で前記半導体素子 5 を基板 2 0 に固定する。この状態ではワイヤ 4 3 は見えないので、図 4 9 及び図 5 0 に示す。本実施形態 1 1 では、図 5 0 に示すように、半導体素子 5 から外れた区画部分 4 同士もワイヤ 4 3 で電氣的に接続してそれぞれ外部電極端子 2 として使用できるようになっている。

【 0 1 8 3 】

つぎに、図 5 1（d）に示すように、ワイヤボンディングを行い、その後は実施形態 4 と同様に順次加工を施して図 4 9 及び図 5 0 で示す半導体装置 1 を製造

する。

【 0 1 8 4 】

本実施形態 1 1 においても、実施形態 8 と同様に半導体素子 5 の下にも外部電極端子 2 を形成することができる。この結果、実装基板の配線パターン等の設計の自由度も増す。

【 0 1 8 5 】

(実施形態 1 2)

図 5 2 は本発明の他の実施形態 (実施形態 1 2) である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図 5 3 は半導体装置の製造方法を示す一部の工程の断面図である。図 5 3 (a) ~ (c) では、基板 2 0 用意 (a)、半導体素子固定 (b)、ワイヤボンディング (c) のみを図示する。

【 0 1 8 6 】

本実施形態 1 2 は両面に溝 2 5 が設けられた基板 2 0 において、図 5 3 (a) に示すように、半導体素子 5 を固定する前に半導体素子 5 を固定する領域の溝 2 5 を充填材 4 4 で埋め込み、その後図 5 3 (b) に示すように、所定箇所にそれぞれ半導体素子 5 を固定し、ついで図 5 3 (c) に示すように半導体素子 5 の電極と区画部分 4 をワイヤ 7 で接続する。その後は実施形態 1 1 の製造方法に従って順次加工を行い、図 5 2 に示すような半導体装置 1 を製造する。

【 0 1 8 7 】

本実施形態 1 2 によれば、半導体素子 5 が固定される領域に位置する溝 2 5 部分を充填材 4 4 で埋めることで、ダイシングなどによる外部電極端子 2 (区画部分 4) の形成時にも必ず半導体素子 5 の裏面が必ず隠れることから、溝 2 5 を伝わる水分の浸入を防止でき、半導体装置の信頼性を高めることができる。なお、領域の溝 2 5 の埋め込み材として、充填材 4 4 と接着剤 9 を併用しても良い。

【 0 1 8 8 】

(実施形態 1 3)

図 5 4 は本発明の他の実施形態 (実施形態 1 3) である半導体装置の製造方法によって製造されたノンリード型の半導体装置の平面配置を表す透視図である。

【 0 1 8 9 】

本実施形態 1 3 は、直交して縦横に設けられる溝 2 5 に半導体素子 5 の辺が交差するようにして基板 2 0 に半導体素子 5 を固定して製造した半導体装置 1 である。このようにすることによって、さらに外部電極端子 2 として使用できる区画部分 4 を得ることができる。

【 0 1 9 0 】

(実施形態 1 4)

図 5 5 は本発明の他の実施形態（実施形態 1 4）である半導体装置の製造方法を示す各工程の断面図である。本実施形態 1 4 は樹脂層 3 a をトランスファモード法以外の方法で形成する例であり、例えば、ディスペンサで形成する例である。

【 0 1 9 1 】

基板 2 0 は特に限定はされないが、両面に溝 2 5 を有する基板 2 0 を使用して半導体装置を製造する例について説明する。図 5 5 (a) に示すように、両面にそれぞれが対応しかつ格子縞状に溝 2 5 が設けられた基板 2 0 を用意した後、基板 2 0 の一面に、前記実施形態 4 と同様に半導体素子 5 を固定する（図 5 5 (b) 参照）。

【 0 1 9 2 】

つぎに、図 5 5 (c) に示すように半導体素子 5 の電極と、半導体素子 5 から外れた所定の区画部分 4 を導電性のワイヤ 7 で接続する。

【 0 1 9 3 】

つぎに、図 5 5 (d) に示すように、ディスペンサのノズル 4 5 からエポキシ樹脂等の絶縁性樹脂液 4 6 を基板 2 0 の上から所定量流し込み、半導体素子 5 及びワイヤ 7 を被わせる。樹脂で確実に半導体素子 5 及びワイヤ 7 を被い、かつ基板 2 0 の端から流出しないような手段を講ずる必要がある。即ち、樹脂の粘度を選択するとともに、図示はしないが、例えば基板 2 0 から樹脂が外側に流出しないように、基板 2 0 の周面に所定高さのストッパを配置してダムとさせる。図では 1 本のノズル 4 5 しか示していないが、実際には多数のノズルを有するディスペンサによって樹脂供給を行う。

【 0 1 9 4 】

つぎに、絶縁性樹脂液 4 6 を所定の条件でバークして、図 5 5 (e) に示すように、半導体素子 5 及びワイヤ 7 を被う樹脂層 3 a を形成する。樹脂層 3 a は半導体素子 5 やワイヤ 7 が存在することから、表面は凹凸があるが、半導体素子 5 やワイヤ 7 は隙間なく樹脂に被われる。表面に凹凸を作らないために、ディスペンサで絶縁性樹脂液 4 6 を供給した後、スキージ等の治具を用い平面に加工しても良い。また、絶縁性樹脂液 4 6 として UV 硬化樹脂（紫外線硬化型樹脂）を使用しても良い。

【 0 1 9 5 】

つぎに、図 5 5 (e) に示すように、基板 2 0 の裏面に図示しない外装メッキ膜 1 3 (図では符号のみ記載) を形成する。

【 0 1 9 6 】

つぎに、図 5 5 (f) に示すように、樹脂層 3 a に支持部材としてのテープ 2 1 を貼りつけ、その後、基板 2 0 を上面となるようにして 2 種類のダイシングブレードで基板 2 0 を縦横に切断する。即ち、溝 2 5 よりも幅が狭い（薄い）ダイシングブレード 2 2 b では溝 2 5 の溝底を切断して独立した区画部分 4 を形成し、溝 2 5 の溝幅と略同じ厚さのダイシングブレード 2 2 で単位基板領域間を切断する（個片化）。この単位基板領域間の切断も溝 2 5 の部分となる。また、樹脂層 3 a の切断によって樹脂封止体 3 が形成される。

【 0 1 9 7 】

つぎに、図 5 5 (g) に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が複数製造される。

【 0 1 9 8 】

本実施形態 1 4 は実施形態 3 の効果の一部の効果を有する。樹脂供給はディスペンサ以外のものでもよい。

【 0 1 9 9 】

(実施形態 1 5)

図 5 6 乃至図 6 3 は本発明の他の実施形態（実施形態 1 5）である半導体装置の製造方法に係わる図である。本実施形態 1 5 は基板の一面に半導体素子を固定

するとともに、半導体素子の電極と基板の所定箇所を導電性のワイヤで接続し、半導体素子等を被うように片面モールドを行い、その後基板を切断して外部電極端子を形成するとともに、不要な基板を除去する点では、前記各実施形態と同様である。

【0200】

しかし、本実施形態15では、半導体装置を製造する際使用する基板は、半導体素子を固定する矩形のタブと、このタブの所定の辺から相互に平行に延在し隣接する前記タブから延在するリードまたは基板枠に繋がる複数のリードとで単位基板部分を構成する点で異なる。また、前記リードはその途中にワイヤ接続領域を二箇所以上有する構成になっている。

【0201】

つぎに、半導体装置の製造方法について図60を参照しながら説明する。図60(a)に示すように、基板20を用意する。基板20は図61に示すようなパターンになっている。この基板20の材質、厚さ等は前記各実施形態と略同様である。また、パターンは基板20を選択的にエッチングまたは打ち抜き加工することによって製造されている。

【0202】

基板20は、矩形（長方形）の基板枠50と、この基板枠50内に縦横に整列配置される単位基板部分とで構成されている。単位基板部分を含む矩形の領域を単位基板領域と呼称する。単位基板部分は、半導体素子5を固定する矩形のタブ51と、このタブ51の所定の辺から相互に平行に延在し隣接する前記タブ51から延在するリード52または基板枠50に繋がる複数のリード52からなっている。従って、いずれのリード52も基板枠50に平行になっている。また、基板20の主面の少なくとも半導体素子やワイヤが接続される部分にはメッキ膜11が形成されている（図59参照）。

【0203】

図61に示す基板20は、特に限定はされないが、3行7列で合計21個の単位基板部分が整列配置され、1枚の基板20から21個の半導体装置1を製造できるようになっている。なお、図61は既に半導体素子5が固定され、半導体素

子 5 の電極 6 とリード 5 2 の所定の箇所（ワイヤボンディング箇所）がワイヤ 7 で接続されているものを示してある。

【 0 2 0 4 】

つぎに、図 6 0 （b）及び図 6 1 に示すように、基板 2 0 の一面（主面）の各タブ 5 1 上に接着剤 9 を介して半導体素子 5 を固定する（図 5 9 参照）。接着剤 9 は絶縁性接着剤でも導電性接着剤でもよい。本実施形態 1 では、タブ 5 1 は半導体素子 5 よりも大きい例で説明する。

【 0 2 0 5 】

つぎに、図 6 0 （c）及び図 6 1 に示すように半導体素子 5 の電極と、リード 5 2 の所定のワイヤボンディング箇所を導電性のワイヤ 7 で接続する（図 5 6 及び図 5 7 参照）。本実施形態 1 では、ワイヤを固定する領域はリード 5 2 の長さ方向に沿って 2 箇所設けられている。その 2 箇所が分かるように、図 6 1 には破線を入れてある。

【 0 2 0 6 】

つぎに、図 6 0 （d）に示すように、トランスファモールドによって半導体素子 5 及びワイヤ 7 を絶縁性の樹脂（樹脂層 3 a）で被い封止を行う。このトランスファモールド時、真空吸引用のノズル 5 3 で基板 2 0 のタブ 5 1 部分をモールド金型の下型の面に密着させる。この状態を図 6 3 に示す。なお、図 6 0 （d）では、ノズル 5 3 は模式的に記載してある。

【 0 2 0 7 】

図 6 3 に示すように、モールド金型 5 4 の下型 5 5 と上型 5 6 との間に基板 2 0 は型締めされる。基板 2 0 の基板枠 5 0 の内側の領域は上型 5 6 のパーティング面に設けられた矩形窪みからなるキャビティ 5 7 内に位置し、各半導体素子 5 やワイヤ 7 はキャビティ 5 7 内に位置する。トランスファモールドでは、図示しないゲートから樹脂が圧入され、キャビティ 5 7 内が樹脂で充満されるわけであるが、この際各タブ 5 1 の下面、即ち、タブ 5 1 の下型 5 5 に接触する面に樹脂が入り込むおそれがある。そこで、図 6 2 に模式的に示すように下型 5 5 に設けたノズル 5 3 を用いてタブ 5 1 を矢印で示すように真空吸引して、各タブ 5 1 を下型 5 5 の平坦なパーティング面に密着させて樹脂の浸入を防止する。

【 0 2 0 8 】

これにより、タブ 5 1 及びリード 5 2 の下面に樹脂が付着しない状態で基板 2 0 の主面側には、キャビティ 5 7 の形状で規定された一定厚さの樹脂層 3 a が形成される（図 6 0（d）参照）。

【 0 2 0 9 】

つぎに、図 6 0（e）に示すように、基板 2 0 の裏面に図示しない外装メッキ膜 1 3（図では符号のみ記載、図 5 9 参照）を形成する。

【 0 2 1 0 】

つぎに、図 6 0（f）に示すように、樹脂層 3 a に支持部材としてのテープ 2 1 を貼りつけ、その後、基板 2 0 を上面となるようにしてダイシングブレードで基板 2 0 を縦横に切断する。

【 0 2 1 1 】

ダイシングブレード 2 2 による切断は、リード 5 2 に直交する方向に横切って行われる。また、リード 5 2 のタブ 5 1 のつけ根部分、2 箇所ワイヤボンディング箇所の境部分、単位基板部分（単位基板領域）と単位基板部分（単位基板領域）の境の部分、単位基板部分（単位基板領域）と基板枠 5 0 との境で切断が行われる。

【 0 2 1 2 】

また、単位基板部分（単位基板領域）と単位基板部分（単位基板領域）の境の切断及び単位基板部分（単位基板領域）と基板枠 5 0 との境での切断では、同時に樹脂層 3 a も切断される。樹脂層 3 a の切断によって半導体装置 1 が製造され、半導体素子 5 やワイヤ 7 を被う樹脂層 3 a は樹脂封止体 3 となる。樹脂層 3 a の切断ではテープ 2 1 を完全に切断しないようにする。これは切断が X Y 方向の 2 方向の切断であることから、一方向の切断の後も各部はテープ 2 1 に保持されていることが望ましいことによる。

【 0 2 1 3 】

つぎに、図 6 0（g）に示すように、テープ 2 1 を樹脂封止体 3 から剥離除去させることによってノンリード型の半導体装置 1 が複数製造される。図 5 6 乃至図 5 9 は、このようにして製造された半導体装置 1 に係わる図である。図 5 6 は

製造されたノンリード型の半導体装置の断面図、図 5 7 は半導体装置の樹脂封止を除き樹脂封止の外形輪郭線を表示した状態の平面図、図 5 8 は半導体装置の底面図、図 5 9 は半導体装置の一部の拡大断面図である。

【 0 2 1 4 】

半導体装置 1 は、その実装面側は、図 5 8 に示すように、中央に四角のタブ 5 1 が位置し、前記タブ 5 1 の各辺に沿って 2 列に外部電極端子 2 が整列配置する構造になる。

【 0 2 1 5 】

本実施形態 1 5 による半導体装置 1 は、その実装において配線基板に外部電極端子 2 のみを固定するようにしてもよく、また、外部電極端子 2 及びタブ 5 1 を固定するようにしてもよい。

【 0 2 1 6 】

本実施形態 1 5 はノンリード型の半導体装置 1 を製造する点で、前記各実施形態で有する効果の一部を同様に有している。

【 0 2 1 7 】

また、本実施形態 1 5 では、外部電極端子 2 に形成されるリード 5 2 は両端が支持される構造となり、片持梁構造とならないことから、モールド時、浮き上がることもない。従って外部電極端子 2 の実装面に樹脂が付着することもない。

【 0 2 1 8 】

また、本実施形態 1 5 ではリード 5 2 はワイヤボンディング箇所を 2 箇所としたが、さらに複数箇所としてもよい。即ち、ダイシングブレードによる更なる複数分割が可能であるならば 1 本のリード 5 2 からさらに多数の外部電極端子 2 を形成することができる。

【 0 2 1 9 】

(実施形態 1 6)

図 6 4 乃至図 6 9 は本発明の他の実施形態（実施形態 1 6）である半導体装置の製造方法に係わる図である。本実施形態 1 6 では、実施形態 1 5 の単位基板部分はタブ 5 1 とリード 5 2 によって構成されていることから、矩形の単位基板領域の四隅は有効利用されていない。そこで、4 隅も有効に利用するのが本実施形

態である。

【 0 2 2 0 】

本実施形態 1 6 では、図 6 8 に示す基板 2 0 を使用する。単位基板領域が明瞭とするために、図 6 9 に部分的に拡大図を示してある。図 6 8 及び図 6 9 はチップボンディング及びワイヤボンディングが終了した状態の平面図である。

【 0 2 2 1 】

本実施形態 1 6 では、基板 2 0 をパターニングする際、単位基板領域の 4 隅の領域に基板枠 5 0 やリード 5 2 に直接または補助片 6 0 を介して両端が連結されかつその長さ方向に複数のワイヤ接続領域を有するコーナリード 6 1 を複数形成したパターンとする。そして、コーナリード 6 1 のワイヤ接続領域にも半導体素子の電極に接続されるワイヤ 7 を接続し、リードの選択的除去時、コーナリード 6 1 の各ワイヤ接続領域間の分断、前記補助片 6 0 の除去を行うものである。図 6 8 には、指示箇所が不明瞭になることから、基板 2 0 及び基板枠 5 0 を除く符号は省略する。

【 0 2 2 2 】

図 6 8 に示す基板 2 0 を用いて実施形態 1 5 と同様の工程で半導体装置 1 を製造する。リード 5 2 を切断する際、ダイシングブレードをそのまま直線的に進めることでコーナリード 6 1 の切断が行え外部電極端子 2 を形成できるとともに、補助片 6 0 はダイシングブレードの幅よりも狭い幅になり、かつダイシングブレードの進行方向に沿うため、ダイシングブレードによって切断除去される。

【 0 2 2 3 】

この結果、図 6 4 乃至図 6 7 に示すような半導体装置 1 が製造される。図 6 4 は半導体装置の断面図、図 6 5 は半導体装置の平面配置を表す透視図、図 6 6 は半導体装置の底面図、図 6 7 は半導体装置の一部の拡大断面図である。図 6 5 及び図 6 6 に示すように、単位基板領域の 4 隅にも外部電極端子 2 が形成されることになる。

【 0 2 2 4 】

本実施形態 1 6 では、外部電極端子 2 に形成されるリード 5 2 及びコーナリード 6 1 は両端が支持される構造となり、片持梁構造とならないことから、モール

ド時、浮き上がることもない。従って、外部電極端子 2 の実装面に樹脂が付着することもない。

【 0 2 2 5 】

本実施形態 1 6 はノンリード型の半導体装置 1 を製造する点で、前記各実施形態で有する効果の一部を同様に有している。

【 0 2 2 6 】

(実施形態 1 7)

図 7 0 乃至図 7 2 は本発明の他の実施形態（実施形態 1 7）である半導体装置の製造方法に係わる図であって、図 7 0 は半導体装置の断面図、図 7 1 は半導体装置の平面配置を表す透視図、図 7 2 は半導体装置の底面図である。

【 0 2 2 7 】

本実施形態 1 7 は、図 7 1 に示すように、半導体素子 5 に対してタブ 5 1 が小さい小タブ構造の半導体装置の製造に適用した例である。小タブ構造は半導体素子 5 の大小に対して適用性が高く、基板 2 0 としては汎用性がある。

【 0 2 2 8 】

(実施形態 1 8)

図 7 3 乃至図 7 5 は本発明の他の実施形態（実施形態 1 8）である半導体装置の製造方法に係わる図であって、図 7 3 は製造されたノンリード型の半導体装置の断面図、図 7 4 は半導体装置の平面配置を表す透視図、図 7 5 は半導体装置の底面図である。

【 0 2 2 9 】

本実施形態 1 8 は、実施形態 1 7 と同様に小タブ構造の半導体装置の製造に適用した例である。本実施形態 1 8 では、外部電極端子 2 は樹脂封止体 3 の各辺に沿って 3 列に外部電極端子 2 が並ぶ構造になっている。

【 0 2 3 0 】

本実施形態 1 8 では、さらに外部電極端子 2 を多くすることができる。

【 0 2 3 1 】

(実施形態 1 9)

図 7 6 乃至図 7 8 は本発明の他の実施形態（実施形態 1 9）である半導体装置

の製造方法に係わる図であって、図 7 6 は製造されたノンリード型の半導体装置の断面図、図 7 7 は半導体装置の平面配置を表す透視図、図 7 8 は半導体装置の底面図である。

【 0 2 3 2 】

本実施形態 1 9 は、半導体素子 5 が固定されないタブ面（裏面）を所定厚さエッチングして周囲のリード 5 2 よりも薄く形成し、トランスファモールドによる樹脂層 3 a の形成時に半導体素子 5 が固定されないタブ面（裏面）側にも樹脂層 3 b を形成させた例である。

【 0 2 3 3 】

本実施形態 1 9 の半導体装置 1 は、実装時、タブ 5 1 と配線基板との間に樹脂層 3 b が介在することから、タブ 5 1 を電氣的に絶縁することができる。

【 0 2 3 4 】

（実施形態 2 0）

図 7 9 乃至図 8 2 は本発明の他の実施形態（実施形態 2 0）である半導体装置の製造方法に係わる図であって、図 7 9 は半導体装置の模式的断面図、図 8 0 は半導体装置の平面配置を表す透視図、図 8 1 は半導体装置の底面図、図 8 2 は半導体装置の一部の拡大断面図である。

【 0 2 3 5 】

本実施形態 2 0 は実施形態 3 の変形例 3 において、基板 2 0 の下面を研磨して区画部分 4 を形成する方法において採用できる例である。即ち、この場合、基板 2 0 のパターニング時、半導体素子 5 が固定される領域には溝 2 5 を設けないものである。このようにすることによって、半導体素子 5 の接着面積が大きくなり、接着強度が高くなるとともに、半導体素子 5 から発生する熱を第面積の区画部分 4 から外部に迅速に放熱できる効果がある。

【 0 2 3 6 】

なお、基板 2 0 の下面を研磨する代わりにエッチングして除去して区画部分 4 を形成してもよい。

【 0 2 3 7 】

（実施形態 2 1）

図 8 3 は本発明の他の実施形態（実施形態 2 1）である半導体装置の製造方法によって製造された半導体装置の模式的断面図である。

【 0 2 3 8 】

本実施形態 2 1 は、実施形態 1 5 の例において、タブ 5 1 を一段高くし、トランスファモールド時にタブ 5 1 の裏面に樹脂層 3 b が形成されるようにした例である。本実施形態 2 1 ではリード 5 2 を 4 箇所切断して 1 本のリード 5 2 から 3 個の外部電極端子 2 を形成している。

【 0 2 3 9 】

本実施形態 2 1 の半導体装置 1 も、実装時、タブ 5 1 と配線基板との間に樹脂層 3 b が介在することから、タブ 5 1 を電氣的に絶縁することができる。

【 0 2 4 0 】

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【 0 2 4 1 】

前記実施形態では、QFN型の半導体装置の製造に本発明を適用した例について説明したが、例えば、SON型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。

【 0 2 4 2 】

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。

【 0 2 4 3 】

(1) 小型のノンリード型の半導体装置を提供することができる。

【 0 2 4 4 】

(2) 外部電極端子数を多くできるノンリード型の半導体装置を提供することができる。

【 0 2 4 5 】

(3) 半導体装置の辺に沿って2列以上外部電極端子を配置することができるノンリード型の半導体装置の製造方法を提供することができる。

【 0 2 4 6 】

(4) 外部電極端子の形状や寸法精度を高精度に形成することができるノンリード型の半導体装置の製造方法を提供することができる。

【 0 2 4 7 】

(5) 実装の信頼性が高いノンリード型の半導体装置を提供することができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態（実施形態1）であるノンリード型の樹脂封止型半導体装置の模式的断面図である。

【図2】

前記半導体装置の樹脂封止体の一部を取り除きかつ除去部に封止用樹脂を薄く残留させた状態の平面図である。

【図3】

前記半導体装置の平面配置を表す透視図である。

【図4】

前記半導体装置の底面図である。

【図5】

前記半導体装置の一部の拡大断面図である。

【図6】

前記ノンリード型の半導体装置の実装状態を示す断面図である。

【図7】

前記ノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図8】

前記ノンリード型半導体装置の製造において基板に半導体素子が固定されかつワイヤが取り付けられた状態を示す平面図である。

【図 9】

本実施形態 1 の半導体装置の製造方法によって製造された 3 列端子によるノンリード型の半導体装置の模式的断面図である。

【図 1 0】

前記 3 列端子構造の半導体装置の平面配置を表す透視図である。

【図 1 1】

前記 3 列端子構造の半導体装置の一部の拡大断面図である。

【図 1 2】

本実施形態 1 の半導体装置の製造方法の変形例による外部電極端子の形状を示す図である。

【図 1 3】

本実施形態 1 の半導体装置の製造方法の他の変形例による外部電極端子の形状を示す図である。

【図 1 4】

本発明の他の実施形態（実施形態 2）であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図 1 5】

本実施形態 2 の半導体装置の製造において基板に半導体素子が固定されかつワイヤが取り付けられた状態を示す平面図である。

【図 1 6】

本発明の他の実施形態（実施形態 3）であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図 1 7】

本実施形態 3 の変形例 1 によるノンリード型の半導体装置の製造におけるダイシング状態を示す断面図である。

【図 1 8】

本実施形態 3 の変形例 1 によって製造された半導体装置の底面図である。

【図 1 9】

本実施形態 3 の変形例 1 によって製造された半導体装置の一部の拡大断面図で

ある。

【図 2 0】

本実施形態 3 の変形例 2 によって製造された半導体装置の断面図である。

【図 2 1】

本実施形態 3 の変形例 2 によって製造された半導体装置の一部の拡大断面図である。

【図 2 2】

本実施形態 3 の変形例 3 による半導体装置の製造において研磨によって外部電極端子を形成する状態を示す模式的断面図である。

【図 2 3】

本実施形態 3 の変形例 3 における基板表面を研磨する状態を示す模式的平面図である。

【図 2 4】

本実施形態 3 の変形例 4 における外部電極端子の形状を示す図である。

【図 2 5】

本実施形態 3 の変形例 5 における外部電極端子の形状を示す図である。

【図 2 6】

本発明の他の実施形態（実施形態 4）であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図 2 7】

本実施形態 4 の変形例 1 による半導体装置の製造におけるダイシング状態を示す断面図である。

【図 2 8】

本実施形態 4 の変形例 1 によって製造された半導体装置の断面図である。

【図 2 9】

本実施形態 4 の変形例 1 によって製造された半導体装置の一部の拡大断面図である。

【図 3 0】

本実施形態 4 の変形例 2 による半導体装置の製造方法の一部の工程の断面図で

ある。

【図 3 1】

本発明の他の実施形態（実施形態 5）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 3 2】

本実施形態 5 の半導体装置の底面図である。

【図 3 3】

本発明の他の実施形態（実施形態 6）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 3 4】

本実施形態 6 の半導体装置の底面図である。

【図 3 5】

本発明の他の実施形態（実施形態 7）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 3 6】

本実施形態 7 の半導体装置の平面配置を表す透視図である。

【図 3 7】

本実施形態 7 の半導体装置の底面図である。

【図 3 8】

本実施形態 7 の半導体装置の一部の拡大断面図である。

【図 3 9】

本発明の他の実施形態（実施形態 8）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 4 0】

本実施形態 8 の半導体装置の平面配置を表す透視図である。

【図 4 1】

本実施形態 8 の半導体装置の底面図である。

【図 4 2】

本発明の他の実施形態（実施形態 9）である半導体装置の製造方法において用

いる基板の模式的平面図である。

【図 4 3】

図 4 2 の A - A 線に沿う断面図である。

【図 4 4】

図 4 2 の B - B 線に沿う断面図である。

【図 4 5】

本発明の他の実施形態（実施形態 1 0）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 4 6】

本実施形態 1 0 の半導体装置の平面配置を表す透視図である。

【図 4 7】

本実施形態 1 0 の半導体装置の底面図である。

【図 4 8】

本実施形態 1 0 による半導体装置の製造方法を示す一部の工程の断面図である。

【図 4 9】

本発明の他の実施形態（実施形態 1 1）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 5 0】

本実施形態 1 1 の半導体装置の平面配置を表す透視図である。

【図 5 1】

本実施形態 1 1 による半導体装置の製造方法を示す一部の工程の断面図である。

【図 5 2】

本発明の他の実施形態（実施形態 1 2）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 5 3】

本実施形態 1 2 による半導体装置の製造方法を示す一部の工程の断面図である。

【図 5 4】

本発明の他の実施形態（実施形態 1 3）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の平面配置を表す透視図である。

【図 5 5】

本発明の他の実施形態（実施形態 1 4）である半導体装置の製造方法を示す各工程の断面図である。

【図 5 6】

本発明の他の実施形態（実施形態 1 5）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 5 7】

本実施形態 1 5 の半導体装置の樹脂封止体を除き樹脂封止体の外形輪郭線を表示した状態の平面図である。

【図 5 8】

本実施形態 1 5 の半導体装置の底面図である。

【図 5 9】

本実施形態 1 5 の半導体装置の一部の拡大断面図である。

【図 6 0】

本実施形態 1 5 による半導体装置の製造方法を示す各工程の断面図である。

【図 6 1】

本実施形態 1 5 による半導体装置の製造方法において用いるリードフレームと、固定された半導体チップ等を示す模式的平面図である。

【図 6 2】

本実施形態 1 5 による半導体装置の製造方法におけるトランスファモールド時のリードフレームを真空吸引するバキュームパッドの配置状態を示す模式図である。

【図 6 3】

本実施形態 1 5 による半導体装置の製造方法におけるトランスファモールド時のリードフレームの真空吸引状態を示す模式的断面図である。

【図 6 4】

本発明の他の実施形態（実施形態 1 6）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 6 5】

本実施形態 1 6 の半導体装置の平面配置を表す透視図である。

【図 6 6】

本実施形態 1 6 の半導体装置の底面図である。

【図 6 7】

本実施形態 1 6 の半導体装置の一部の拡大断面図である。

【図 6 8】

本実施形態 1 6 による半導体装置の製造方法において用いるリードフレームと、固定された半導体チップ等を示す模式的平面図である。

【図 6 9】

本実施形態 1 6 において用いるリードフレームの一部を示す拡大平面図である。

【図 7 0】

本発明の他の実施形態（実施形態 1 7）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 7 1】

本実施形態 1 7 の半導体装置の平面配置を表す透視図である。

【図 7 2】

本実施形態 1 6 の半導体装置の底面図である。

【図 7 3】

本発明の他の実施形態（実施形態 1 8）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 7 4】

本実施形態 1 8 の半導体装置の平面配置を表す透視図である。

【図 7 5】

本実施形態 1 8 の半導体装置の底面図である。

【図 7 6】

本発明の他の実施形態（実施形態 1 9）である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図 7 7】

本実施形態 1 9 の半導体装置の平面配置を表す透視図である。

【図 7 8】

本実施形態 1 9 の半導体装置の底面図である。

【図 7 9】

本発明の他の実施形態（実施形態 2 0）であるノンリード型の半導体装置の模式的断面図である。

【図 8 0】

本実施形態 2 0 の半導体装置の平面配置を表す透視図である。

【図 8 1】

本実施形態 2 0 の半導体装置の底面図である。

【図 8 2】

本実施形態 2 0 の半導体装置の一部の拡大断面図である。

【図 8 3】

本発明の他の実施形態（実施形態 2 1）であるノンリード型の半導体装置の模式的断面図である。


【符号の説明】

1 …半導体装置、2 …外部電極端子、3 …樹脂封止体、3 a, 3 b …樹脂層、4 …区画部分（区画領域）、5 …半導体素子、6 …電極、7 …ワイヤ、9 …接着剤、1 0 …内面、1 1 …メッキ膜、1 2 …実装面、1 3 …外装メッキ膜、1 5 …配線基板、1 6 …配線、1 7 …ランド、1 8 …半田、2 0 …基板、2 1 …テープ、2 2, 2 2 a, 2 2 b, 2 2 c …ダイシングブレード、2 5 …溝、3 0 …グライнда、3 0 a …回転軸、3 1 …溝、3 2 …窪み、3 3 …充填材、4 0 …貫通孔、4 1 …連結部分、4 2 …連結部、4 3 …ワイヤ、4 4 …充填材、4 5 …ノズル、4 6 …絶縁性樹脂液、5 0 …基板枠、5 1 …タブ、5 2 …リード、5 3 …ノズル、5 4 …モールド金型、5 5 …下型、5 6 …上型、5 7 …キャビティ、6 0 …補助片、6 1 …コーナリード。

【書類名】 図面


【図 1】

図 1




【図 2】


図 2




【図 3】




【図 4】



【図 5】




【図 6】




【図 7】


図 7




【図 8】




【図 9】




【図 10】




【図 1 1】



【図 12】




【图 13】



【図 14】

図 14



【図15】






図15

【図16】


図16



【図17】




【図18】




【図 1 9】

図 1 9




【図 2 0】

図 2 0




【図 2 1】

図 2 1




【図 2 2】

図 2 2




【図 2 3】




【図 2 4】

図 2 4




【図 2 5】

図 2 5




【図 2 6】

図 2 6




【図 27】

図 27




【図 28】

図 28




【図 29】

図 29




【図 3 0】




【図 3 1】


図 3 1



【図 3 2】




【図 3 3】




【図 3 4】

図 3 4




【図 3 5】

図 3 5




【図36】




【図 3 7】

図 3 7




【図 3 8】

図 3 8




【図 39】

図 39




【図 40】

図 40




【図 4 1】

図 4 1




【図 4 2】

図 4 2




【図 4 3】

図 4 3




【図 4 4】

図 4 4




【図 4 5】

図 4 5




【図 4 6】

図 4 6




【図 4 7】

図 4 7




【図 4 8】


図 4 8



【図 4 9】




【図 5 0】




【図 5 1】

図 5 1




【図52】

図52




【図 5 3】


図 5 3



【図 5 4】




【図 5 5】




【図 5 6】

図 5 6




【図 5 7】

図 5 7




【図 5 8】

図 5 8




【図 5 9】

図 5 9




【図 6 0】




【図 6 1】


図 6 1



【図 62】




【図 6 3】




【図 6 4】

図 6 4




【図 6 5】


図 6 5



【図 6 6】




【図 6 7】




【図 68】

図 68




【図 69】

図 69




【図 70】


図 70



【図 7 1】




【図 7 2】




【図 7 3】

図 7 3




【図 7 4】

図 7 4




【図 7 5】

図 7 5




【図 7 6】

図 7 6




【図 77】

図 77




【図 7 8】

図 7 8




【図 7 9】

図 7 9




【図80】

図80




【図 8 1】

図 8 1




【図 8 2】

図 8 2



【図 8 3】



【書類名】 要約書

【要約】

【課題】 小型で電極端子数の多いノンリード型の半導体装置の提供。

【解決手段】 銅板のような導電性の平坦な基板（金属板）を用意する工程と、前記基板の主面の所定箇所にそれぞれ半導体素子を絶縁性の接着剤で固定する工程と、前記半導体素子の表面の各電極と前記半導体素子から外れた前記基板の所定区画部分を導電性のワイヤで電氣的に接続する工程と、前記基板の主面の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電氣的に独立した区画部分を複数形成する工程と、前記樹脂層を選択的に除去して、前記半導体素子と前記半導体素子の周囲に位置する複数の区画領域を含む領域ごとに個片化する工程によってノンリード型の樹脂封止型半導体装置を製造する。

【選択図】 図 1

特 2 0 0 1 - 1 4 2 1 6 4

認定・付加情報

| | |
|---------|--------------------------|
| 特許出願の番号 | 特願 2 0 0 1 - 1 4 2 1 6 4 |
| 受付番号 | 5 0 1 0 0 6 8 5 8 0 9 |
| 書類名 | 特許願 |
| 担当官 | 第五担当上席 0 0 9 4 |
| 作成日 | 平成 1 3 年 5 月 1 4 日 |

< 認定情報・付加情報 >
【提出日】

平成 13 年 5 月 11 日

次頁無

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 5 1 0 8]

1. 変更年月日 1 9 9 0 年 8 月 3 1 日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台 4 丁目 6 番地

氏 名 株式会社日立製作所

出 願 人 履 歴 情 報

識別番号 [000233583]

1. 変更年月日 1990年 9月 6日

[変更理由] 新規登録

住 所 山形県米沢市大字花沢字八木橋東3の3274

氏 名 日立米沢電子株式会社